[發明專利]改善半導體器件不同區域關鍵尺寸差異的方法

有效

• 申請號: 201310221345.5
• 申請日: 2013-06-04
• 公開（公告）號: CN103295894A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 高慧慧;秦偉;楊渝書
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/28;H01L21/033
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明涉及一種半導體器件加工工藝中降低工藝缺陷的方法，尤其涉及一種改善半導體器件不同區域關鍵尺寸差異的方法。

背景技術

在CMOS半導體器件設計時，考慮到器件性能要求，往往需要對特定區域進行離子注入，使其滿足各種器件具備不同功能要求的需要。

在多晶硅的刻蝕工藝中，多晶硅硬掩膜作為多晶硅刻蝕工藝中的保護層，其也常被用于后續的離子注入工藝中的阻擋層。如今，隨著離子注入的劑量和能量的增加，對硬掩膜的厚度的要求也越來越高，厚度較薄的硬掩膜在高劑量和高能量的離子注入工藝中往往起不到很好的阻擋作用，從而較易形成對溝道（channel）的破壞。

在對多晶硅硬掩膜進行刻蝕工藝時，刻蝕的副產物會在氣相中生成聚合物（polymer），并覆蓋于線條的側壁表面，在后續的刻蝕過程中，該聚合物會隔離刻蝕氣體與被刻蝕材料。在半導體器件中的單線（ISO）區域和多線（dense）區域都會產生該聚合物，但是，由于位于ISO區域的聚合物相較于dense區域內的聚合物濃度更高，導致ISO區域硬掩膜的頂部關鍵尺寸（Critical?Dimension，CD）和底部的關鍵尺寸之間的差值更大，因此ISO區域的硬掩膜和dense區域的硬掩膜在相同的頂部CD的情況下，在ISO區域的硬掩膜的底部CD大于在dense區域的硬掩膜的底部CD，從而形成ISO區域和dense區域的關鍵尺寸的差異（I/D?loading）。而以具有該差異的硬掩膜為阻擋繼續進行后續的對多晶硅的刻蝕工藝時，該關鍵尺寸的差異就會隨之轉移至多晶硅上，從而使得刻蝕后的多晶硅的關鍵尺寸也存在差異。這種情況會由于多晶硅硬掩膜的厚度的增大而變得越來越嚴重。

在現有技術中，一般通過增加修剪（trim）時間來改善I/D?loading，以使得器件達到預定的關鍵尺寸。圖1～圖2繪示了傳統工藝中對多晶硅厚硬掩膜進行修剪刻蝕工藝前后的器件結構示意圖；如圖1所示，該半導體器件包括一襯底101，一多晶硅層102覆蓋于該襯底的上表面，一氧化層103覆蓋于該多晶硅層的上表面，一經刻蝕后的硬掩膜104位于該氧化層103的上表面，該硬掩膜104包括上層的SiO₂層1041和下層的Si₃N₄層1042，該硬掩膜104由于刻蝕過程中的聚合物的保護，因此，呈現出上小下大的形貌，導致該硬掩膜104頂部的關鍵尺寸與其底部的關鍵尺寸不符，在此，如圖2所示，通過修剪工藝對該硬掩膜204繼續進行刻蝕，使其底部的關鍵尺寸達到要求，在該修剪工藝的過程中，耗時約為35s-45s。可見，雖然能夠通過修剪工藝使得硬掩膜的底部關鍵尺寸達到要求，但是這明顯會延長工藝時間，進而導致半導體器件量產時的產能降低。

中國專利（公開號：CN1632921A）公開了一種可以減小身關鍵尺寸的兩部削減刻蝕工藝。其第一步是對光刻膠和有機抗反射層進行削減，再通過各向異性刻蝕形成自對準硬掩膜，然后在光刻膠與有機抗反射層的保護下對硬掩膜進行各向同性的橫向刻蝕，完成第二部削減，形成小于90納米的硬掩膜。該專利方法雖然能減小關鍵尺寸，但是其并未解決I/D?loading的問題。

可見，目前尚不存在一個既不額外增加工藝時間又能夠解決I/D?loading的有效方法。

發明內容

鑒于上述問題，本發明提供一種改善半導體器件不同區域關鍵尺寸差異的方法。

本發明解決技術問題所采用的技術方案為：

一種改善半導體器件不同區域關鍵尺寸差異的方法，應用于多晶硅的厚硬掩膜刻蝕工藝中，其中，所述方法包括：

提供一具有多晶硅層的襯底，且該多晶硅層的上表面覆蓋有厚硬掩膜；其中，所述厚硬掩膜包括氮化硅層和氧化硅層，所述氮化硅層覆蓋所述多晶硅層的上表面，所述氧化硅層覆蓋所述氮化硅層的上表面；

采用各向異性的等離子體對所述氧化硅層進行干法刻蝕，部分去除所述氧化硅層至所述氮化硅層的上表面；

繼續采用各向同性的等離子體對所述氮化硅層進行干法刻蝕，以去除暴露的氮化硅層至所述多晶硅層的上表面，于所述多晶硅層的上表面形成掩膜圖案。

所述的改善半導體器件不同區域關鍵尺寸差異的方法，其中，所述方法還包括：

于所述厚硬掩膜的上表面涂覆光刻膠，經曝光、顯影工藝后，去除多余的光刻膠，形成光阻圖案；

以上述的光阻圖案為掩膜，采用各向異性的等離子體對所述氧化硅進行干法刻蝕，以部分去除所述氧化硅層至所述氮化硅層的上表面。