[發明專利]一種基于FPGA的四路視頻合成方法及其裝置

有效

• 申請號: 201310219378.6
• 申請日: 2013-06-04
• 公開（公告）號: CN103327265A
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 陳朋;胡勝;朱威;汝巖;藍曉柯;俞立
• 申請（專利權）人: 浙江工業大學
• 主分類號: H04N5/265
• 分類號: H04N5/265;H04N7/18
• 代理公司: 杭州天正專利事務所有限公司 33201
• 代理人: 王兵;黃美娟

技術領域

本發明涉及FPGA技術、多路視頻采集和合成技術，具體來說是一種基于FPGA的四路視頻合成方法及其裝置。

背景技術

在數字視頻處理領域，視頻數據量大且實時性要求高，對處理器的性能要求比較高。特別在嵌入式視頻處理中，對價格比較敏感，處理器的性能有限，資源有限，如何保證視頻處理的實時性成了關鍵的問題。

在嵌入式視頻處理中，負責視頻圖像處理的一般是數字信號處理器（Digital?Signal?Processor，DSP），DSP只對某些固定的運算提供硬件優化，這些優化的運算大多是用在運算復雜的編解碼中。像多路視頻處理中，如果需要同時處理和顯示多路視頻的圖像，我們必須把多路視頻合成為一路視頻。這種搬移視頻數據并要能夠保證多路視頻同步，是相當耗費DSP處理器資源的，DSP花費過多的資源在視頻的前端采集上，那么勢必會影響視頻的后端處理，視頻的實時處理可能就得不到保證。

可編程邏輯門陣列（FPGA）是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進一步發展起來的，它是作為ASIC領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。近年來，FPGA的發展速度很快，集成度越來越高，內部的資源也越來越豐富，出現很多的硬件模塊，比如：片上硬存儲器控制模塊（MCB）、塊狀RAM（Block?RAM，BRAM）、數字時鐘管理模塊（DCM）、DSP硬模塊等等，并且FPGA的成本也逐年下降，以及軟核IP和FPGA高級開發工具出現，這些都給設計較為復雜的系統提供了保證。

視頻前端處理數據量大，算法相對簡單。如果在FPGA上完成多路視頻的采集并合成為一路視頻，再傳給DSP處理器，利用FPGA的硬件并行處理能力，完成視頻前端的多路視頻采集，確保DSP處理器有充足的資源來完成視頻的編解碼工作，還有FPGA的可編程性，可以提高系統設計的靈活性。

發明內容

本發明要克服現有技術不能保證視頻處理的實時性的缺點，提出一種基于FPGA的四路視頻合成方法及其裝置。

本發明充分利用了FPGA硬件的并行處理能力，減少DSP處理器在多路視頻采集和合成上消耗的資源，以保證DSP處理器有充足的資源來完成視頻的編解碼工作，從而保證視頻的實時處理。本發明可以應用在視頻監控、遠程監控等領域。

本發明提出一種基于FPGA的四路視頻合成方法，該方法包括以下的步驟：

(1).外部四路NTSC/PAL的模擬視頻輸入到多通道視頻解碼單元（110），完成模擬視頻到數字視頻的轉化。

(2).DSP單元（140）通過I²C總線配置多通道視頻解碼單元（110）的輸出分辨率，四路數字視頻以超級幀格式輸給FPGA單元（130）。

(3).在DDR2存儲器（120）中開辟兩塊視頻緩存空間，每塊的空間大小應大于或等于合成后的一路有效視頻數據的大小，一塊緩存空間處于寫狀態時，另一塊處于讀狀態，兩塊緩存空間工作狀態是交替的來保證視頻的實時接收和輸出。

(4).視頻輸入檢測模塊（210）接收多通道視頻解碼單元（110）輸出的時鐘和數據，確定上電或復位后的超級幀的起始時刻。

(5).緩存模塊1（220）把步驟（4）中起始時刻后的超級幀數據緩存下來。

(6).從緩存模塊1（220）中讀取一行超級幀的有效視頻，超級幀檢測模塊（230）確定這行超級幀的視頻數據EAV（End?Active?Video）和SAV（Start?Active?Video）時刻，并從SAV后的8字節數據中，獲得這行視頻來自的通道數（channel）、場數（fieldid）、行數（fline）以及有效行標志等信息。

(7).寫控制模塊（250）根據步驟（6）中檢測到的有效行標志，判斷出這行視頻是否是四路視頻中的有效行，如果不是返回到步驟（6），如果是四路視頻中的有效行，根據步驟（6）檢測到的通道數（channel）、場數（fieldid）和行數（fline），計算出這行視頻的有效數據在合成好的一路有效視頻數據中的位置，然后把這行視頻中有效數據通過存儲控制器（240）的寫端口寫到DDR2存儲器（120）寫緩存空間的相應位置，這個位置的開始地址，分兩種情況分別計算如下：

當一路有效視頻數據以場格式存放在DDR2儲存器（120）中，計算公式如式（1）所示：