[發明專利]∑形凹槽的制作方法

有效

• 申請號: 201310217267.1
• 申請日: 2013-06-03
• 公開（公告）號: CN103280407A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 李全波;張瑜;黃君;彭樹根
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體技術領域，尤其涉及∑形凹槽的制作方法。

背景技術

隨著半導體制造技術的進步，半導體器件的特征尺寸不斷縮小，當半導體器件的特征尺寸縮小至40納米及以下時，需要使用嵌入式鍺硅外延（使用embedded?epitaxial?SiGe）技術來增強PMOS晶體管的驅動電流。而在鍺硅外延生長之前需要形成在半導體襯底上形成凹槽。凹槽的形狀有U形和∑形兩種，∑形凹槽因為形狀更接近溝道，增強驅動電流的效果更佳。

現有的∑形凹槽的制作方法請參考圖1-圖3所示。首先，提供半導體襯底10，所述半導體襯底10上形成有柵極20。在所述柵極20上形成保護層40，所述保護層40的材質為氮化硅層，用于保護柵極20。然后，請參考圖2，進行等離子體刻蝕工藝，在所述半導體襯底10中形成凹槽40，所述凹槽的側壁垂直于溝槽的底部或與溝槽底部傾斜。接著，請參考圖3，進行濕法刻蝕工藝，形成∑形凹槽。

由于需要等離子體刻蝕和濕法刻蝕兩種不同的工藝，需要專用的設備和相應的刻蝕液。需要對現有工藝進行改進，以簡化工藝流程，更加容易進行工藝控制。

發明內容

本發明解決的問題是提供一種∑形凹槽的制作方法，不需要濕法刻蝕工藝，僅需要通過離子體刻蝕工藝就可形成∑形凹槽，簡化了工藝流程，更加容易實現工藝控制。

為解決上述問題，本發明提供一種∑形凹槽的制作方法，包括：

提供半導體襯底，所述半導體襯底上形成有柵極，所述柵極和半導體襯底表面形成有保護層；

利用等離子體刻蝕工藝，對所述保護層和半導體襯底進行刻蝕，在所述半導體襯底內形成∑形凹槽。

可選地，所述等離子體刻蝕工藝包括:

利用含第一刻蝕氣體進行等離子體刻蝕工藝，所述第一刻蝕氣體包括含碳的氟化物；利用第二刻蝕氣體進行等離子體刻蝕工藝，所述第二刻蝕氣體為含硫的氟化物；利用第三刻蝕氣體進行等離子體刻蝕工藝，所述第三刻蝕氣體為含硫的氟化物、含溴化氫和O2的混合氣體。

可選地，所述第一刻蝕氣體包括CF4，CF4的流量范圍為40-110sccm。

可選地，所述第二刻蝕氣體包括SF6，SF6的流量范圍為5-20sccm，刻蝕腔室的壓力范圍為40-60mtorr，刻蝕功率為200-300W，偏置功率為0W，刻蝕時間為15-25秒。

可選地，第三刻蝕氣體包括SF6，HBr和O2形成聚合物氣體，所述SF6的流量范圍為5-10sccm，刻蝕腔室的壓力范圍為5-10mtorr，刻蝕功率為100-200W，偏置功率為200-300W，刻蝕時間為10-20秒。

可選地，依次利用所述第一刻蝕氣體、第二刻蝕氣體和第三刻蝕氣體進行所述等離子體刻蝕工藝。

可選地，所述等離子體刻蝕工藝利用LAM?kiyo或kiyo45設備進行。

可選地，所述保護層的材質為氮化硅，其厚度范圍為100-150埃。

可選地，所述∑形凹槽的垂直深度范圍為400-600埃，側向距離為50-100埃。

與現有技術相比，本發明具有以下優點：

本發明的制作方法不需要濕法刻蝕工藝，無需使用濕法刻蝕設備，僅需要通過離子體刻蝕工藝就可形成∑形凹槽，簡化了工藝流程，更加容易實現工藝控制，形成的∑形凹槽更加靠近溝道，器件增強效果更好。

附圖說明

圖1-圖3是現有技術的∑形凹槽的制作方法剖面結構示意圖；

圖4是本發明的∑形凹槽的制作方法流程示意圖；

圖5-圖6是本發明一個實施例的∑形凹槽的制作方法剖面結構示意圖。

具體實施方式

本發明提供一種∑形凹槽的制作方法，請參考圖4，圖4為本發明的∑形凹槽的制作方法流程示意圖，所述制作方法包括：

步驟S1，提供半導體襯底，所述半導體襯底上形成有柵極，所述柵極和半導體襯底表面形成有保護層；

步驟S2，利用等離子體刻蝕工藝，對所述保護層和半導體襯底進行刻蝕，在所述半導體襯底內形成∑形凹槽。

下面結合具體實施例對本發明的技術方案進行詳細的說明。為了更好說明本發明的技術方案，請參考圖5-圖6所示的本發明一個實施例的∑形凹槽的制作方法的剖面結構示意圖。

請參考圖5，提供半導體襯底100，所述半導體襯底100上形成有柵極200。在所述柵極200上形成保護層300，所述保護層300的材質為氮化硅，用于保護柵極200。所述保護層300的厚度范圍為100-150埃。