[發明專利]一種刻蝕方法

無效

• 申請號: 201310216921.7
• 申請日: 2013-06-03
• 公開（公告）號: CN104211010A
• 公開（公告）日: 2014-12-17
• 發明（設計）人: 洪培真;李春龍;王文武;李俊峰;趙超;朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: B81C1/00
• 分類號: B81C1/00
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 王立民

技術領域

本發明涉及半導體制造領域，特別涉及一種刻蝕方法。

背景技術

在MEMS（Micro?Electromechanical?System，微電子機械系統）器件的制造工藝中，缺口效應（notching?effect/footing?effect）是一個眾所周知的難以控制或消除的難題。

例如在制造高深寬比的微陀螺儀時，參考圖1-2所示，在SOG（Silicon?on?Glass）襯底100上刻蝕不同寬度的溝槽102、104，由于滯后效應，具有高的長徑比的溝槽具有低的刻蝕效率，這樣，當寬溝槽102刻蝕到埋氧層時，窄溝槽104的刻蝕還未完成，如圖1所示；在繼續進行刻蝕時，由于缺口效應，在寬溝槽102底部橫向刻蝕，形成底切。而在制造高長徑比的微陀螺儀時，缺口效應會破壞移動結構，如懸臂梁，以及固定結構如固定架形成底切，從而影響器件的性能。

發明內容

本發明的目的旨在至少解決上述技術缺陷之一，提供一種改善缺口效應的刻蝕方法。

為此，本發明提供了如下技術方案：

一種刻蝕方法，包括：

提供襯底，所述襯底包括絕緣層及其上的半導體層；

在所述半導體層上形成掩膜層，所述掩膜層具有寬度不同的圖案；

在預定時間內刻蝕所述半導體層，以形成溝槽，部分溝槽暴露絕緣層；

在所述溝槽側壁形成保護層；

繼續刻蝕所述半導體層。

優選地，采用感應耦合等離子體的刻蝕方法，在預定時間內刻蝕所述半導體層，以形成溝槽，部分溝槽暴露絕緣層；

原位進行氮化，將刻蝕氣體轉變為氮氣，氮氣等離子體與溝槽內裸露的半導體層反應形成保護層，繼續原位刻蝕，去除溝槽底部的保護層，以在溝槽側壁形成保護層；

繼續原位刻蝕所述半導體層。

優選地，所述襯底為SOI襯底或SOG襯底。

優選地，刻蝕所述半導體層的刻蝕氣體為HBr/O₂，或者HBr/Cl₂/O₂。

優選地，在所述溝槽內壁形成保護層的步驟具體為：氮化或氧化裸露溝槽內的半導體層，以形成保護層；再各向異性刻蝕去除溝槽底部的保護層。

優選地，在繼續刻蝕所述半導體層之后還包括：去除所述保護層以及去除所述掩膜層。

本發明實施例提供的刻蝕方法，在刻蝕不同寬度的溝槽時，先進行一次刻蝕，部分暴露絕緣層后，在溝槽的側壁上形成保護層，該保護層對刻蝕完畢的溝槽底部起到了保護作用，避免后繼續刻蝕在溝槽底部橫向刻蝕形成底切，改善缺口效應，工藝簡單，利于提高器件的性能。

附圖說明

本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中：

圖1-圖2示出了現有技術中制造高深寬比比的微陀螺儀時刻蝕的截面示意圖；

圖3為根據本發明實施例的刻蝕方法的流程示意圖；

圖4-圖9示出了根據本發明實施例的刻蝕方法的截面示意圖。

具體實施方式

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。

正如背景技術中的描述，為了改善缺口效應，本發明提出了一種刻蝕方法，包括：提供襯底，所述襯底包括絕緣層及其上的半導體層；在所述半導體層上形成掩膜層，所述掩膜層具有寬度不同的圖案；在預定時間內刻蝕所述半導體層，以形成溝槽，部分溝槽暴露絕緣層；在所述溝槽內壁形成保護層；繼續刻蝕所述半導體層。通過兩次刻蝕來形成溝槽，并在第一刻蝕之后，在溝槽的內壁形成保護層，該保護層對第一次刻蝕完畢的溝槽底部起到了保護作用，避免后續刻蝕在溝槽底部橫向刻蝕形成底切，改善缺口效應。

為了更好的理解本發明，以下將結合流程圖3和本發明實施例的示意圖對本發明的形成方法進行詳細的描述。

在步驟S01，提供襯底200，所述襯底200包括絕緣層2002及其上的半導體層2003，參考圖4所示。

在本實施例中，所述襯底可以是SOI襯底200，參考圖4所示，所述SOI襯底200包括頂層硅2003、埋氧層2002以及背襯底2001，所述埋氧層2002即為襯底的絕緣層，所述頂層硅2003即為襯底的半導體層。

在其他實施例中，所述襯底還可以為SOG襯底或其他復合絕緣層的襯底。