[發明專利]多線程事務性存儲器一致性

無效

• 申請號: 201310210525.3
• 申請日: 2013-05-30
• 公開（公告）號: CN103455308A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: 吉列爾莫·J·羅扎斯
• 申請（專利權）人: 輝達公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/46
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 徐丁峰;魏寧

背景技術

現代微處理器可以實現使得ISA指令及其組成部件（例如微操作）被組織為事務。事務具有由處理器所執行的多個子部件。即使內部獨立地執行子部件，單獨事務作為整體也呈現為原子的和不可分割的。在事務的提交之前，子部件操作可以推測地（speculatively）影響高速緩存子系統（例如經由推測存儲）。因為高速緩存位置典型地由處理線程所共享，所以不管如何處理事務性存儲器（transactional?memory），多線程處理器都增加維持數據高速緩存的一致性（coherency）的復雜度。這些處理器必須確保來自一個線程的推測數據對另一線程是不可見的。可替代地，如果來自一個線程的推測數據已經變得對另一線程是可見的，則對一個線程的回滾要求已經觀察到推測數據的任何其他線程的協同回滾。

附圖說明

圖1示意性地描繪了根據本描述的、具有事務性存儲器的微處理系統。

圖2示意性地描繪了具有由共享存儲器資源所支持的兩個數據高速緩存的示范性微處理系統，并且在其中多個處理線程與加載存儲單元和數據高速緩存控制器合作而與數據高速緩存之一交互。

圖3描繪了示例性的事務及其子部件操作。

圖4描繪了全局狀態和線程狀態信息與數據高速緩存中的多個高速緩存位置中的每一個的示例性關聯。

圖5顯示了可以與數據高速緩存中的單獨高速緩存位置（例如高速緩存行）相關聯的全局狀態和線程狀態信息的示例。

圖6顯示了在具有事務性存儲器的多線程微處理環境下維持數據高速緩存的一致性的示范性方法。

圖7和8顯示了可以如何使用線程狀態信息來控制線程活動以及事務的回滾和提交的示例。

具體實施方式

本公開針對多線程微處理系統，在該多線程微處理系統中經由與在實行事務的同時讀取和寫入到數據高速緩存中的位置的單獨線程相關聯的狀態信息來維持和控制數據高速緩存的一致性和使用。數據高速緩存中的每個位置（例如高速緩存行）具有關聯的全局狀態。該全局狀態指定高速緩存位置相對于另一數據高速緩存中的相應位置和/或相對于支持兩個高速緩存的共享存儲器資源的一致性狀態，該支持兩個高速緩存的共享存儲器資源例如支持在分開的處理核心上的兩個不同的L1高速緩存的L2高速緩存。

例如，在MESI一致性制度中，高速緩存位置可以是全局地經修改、獨享、共享或無效。在經修改狀態（M）中，高速緩存位置是獨享的（不與另一高速緩存中的相應位置共享）和臟的（包含較新的并且在存儲器系統中的其他地方未被復制的數據）。轉變到經修改狀態要求其他所共同支持的核心上的任何共享高速緩存位置的無效。在獨享狀態（E）中，不共享高速緩存位置，但是位置中的數據是干凈的-即在諸如較高級別高速緩存的另一位置中被復制。就經修改狀態而言，轉變到獨享涉及其他所共同支持的核心上的任何共享位置的無效。共享狀態（S）反映這樣的情況，其中如果存在多個位置，則一個或多個位置是有效的、包含相同的數據，并且數據是干凈的，即在存儲器系統中的另一個地方被復制。

在本系統中，高速緩存中的每個位置的全局狀態隨分開的線程狀態信息而擴張，該分開的線程狀態信息被維持用于處理與數據高速緩存及其高速緩存位置（例如高速緩存行）交互的線程。該線程狀態信息除全局狀態以外并與全局狀態分開地被指定用于高速緩存位置。高速緩存控制器或其他控制機制使用該狀態信息來單獨地控制線程是否可以在事務的執行期間從高速緩存位置讀取或寫入。線程狀態信息可以進一步包括關于單獨線程的推測活動的信息，諸如在正在處理的、未提交的事務期間已發生的讀和寫。因此控制機制可以進一步使用線程狀態信息來確定和控制是否將回滾與高速緩存位置相關的線程的未提交事務。盡管本文的示例預期了MESI全局狀態，但是應該理解其他機制和方法也可以用來提供全局狀態而不脫離本描述的范圍。可以由高速緩存控制器直接地、或結合處理器核心上的其他機制/邏輯來實施對許可和回滾的控制。

圖1示意性地描繪了可以與本文所描述的系統和方法一起采用的微處理器和事務性存儲器系統100。特別地，系統100可以實現為在多個線程實施影響數據高速緩存中的位置的推測事務的環境下提供高速緩存一致性。