[發(fā)明專利]閃存柵極的制造方法

有效

• 申請?zhí)枺?/td>: 201310210343.6
• 申請日: 2013-05-30
• 公開（公告）號: CN104218001B
• 公開（公告）日: 2017-02-15
• 發(fā)明（設計）人: 郭振強;陳瑜;羅嘯;趙階喜;馬斌;陳華倫
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 丁紀鐵

1.一種閃存柵極的制造方法，其特征在于，包括如下步驟：

步驟一、利用光刻刻蝕工藝在硅襯底上形成淺溝槽，由所述淺溝槽定義出有源區(qū)；在所述淺溝槽中填充氧化硅形成淺溝槽場氧，由所述淺溝槽場氧對所述有源區(qū)進行隔離；

步驟二、進行離子注入形成阱區(qū)；

步驟三、在所述硅襯底的表面依次生長第一層氧化硅、第二層氮化硅和第三層氧化硅，去除閃存區(qū)域外的所述第一層氧化硅、所述第二層氮化硅和所述第三層氧化硅，由保留于所述閃存區(qū)域的所述第一層氧化硅、所述第二層氮化硅和所述第三層氧化硅疊加形成ONO層；在所述閃存區(qū)域外的所述硅襯底表面形成和閃存集成的CMOS器件的柵介質層，在所述ONO層和所述柵介質層表面上沉積一層多晶硅層，并采用離子注入工藝對所述多晶硅層進行P型或N型摻雜；

步驟四、在所述多晶硅層表面沉積金屬硅化鎢層；

步驟五、采用爐管工藝在所述金屬硅化鎢層表面淀積第四氮化硅層；采用化學氣相淀積工藝在所述第四氮化硅層表面淀積第五氮化硅層，由所述第四氮化硅層和所述第五氮化硅層疊加形成柵極硬掩膜層；所述第四氮化硅層的爐管工藝的溫度條件會對所述ONO層的氮化硅和氧化硅的界面缺陷進行修復、以及會使P型摻雜的所述多晶硅層的硼離子擴散到所述金屬硅化鎢層中，在所述柵極硬掩膜層總厚度不變的條件下，所述第四氮化硅層和所述第五氮化硅層的厚度設置為：在所述第四氮化硅層的爐管工藝時間能夠使得所述ONO層的界面缺陷充分修復的條件下，所述第四氮化硅層的厚度越薄越好；

步驟六、采用光刻工藝定義出所述閃存的柵極圖形；根據光刻定義的柵極圖形依次對所述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層進行刻蝕，刻蝕后柵極區(qū)域外的所述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層都被去除，由保留于所述柵極區(qū)域的所述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層疊加形成所述閃存的柵極。

2.如權利要求1所述的閃存柵極的制造方法，其特征在于：步驟五中所述第四氮化硅層的厚度為300～600，所述第五氮化硅層的厚度為900～1200。

3.如權利要求1所述的閃存柵極的制造方法，其特征在于：步驟二中所述阱區(qū)包括N型阱區(qū)或P型阱區(qū)，N型阱區(qū)位于所述CMOS器件中的PMOS器件區(qū)域中,P型阱區(qū)位于所述閃存區(qū)域以及所述CMOS器件中的NMOS器件區(qū)域中。

4.如權利要求1所述的閃存柵極的制造方法，其特征在于：步驟三中對位于所述閃存區(qū)域以及所述CMOS器件中的NMOS器件區(qū)域中的所述多晶硅層中進行N型摻雜，對位于所述CMOS器件中的PMOS器件區(qū)域中的所述多晶硅層中進行P型摻雜。

5.如權利要求1所述的閃存柵極的制造方法，其特征在于：步驟五中所述爐管工藝為LPCVD，所述化學氣相淀積工藝為PECVD。

6.如權利要求1或5所述的閃存柵極的制造方法，其特征在于：所述爐管工藝的溫度為720℃，所述化學氣相淀積工藝的溫度為400℃。

7.如權利要求1所述的閃存柵極的制造方法，其特征在于：步驟五中所述ONO層的界面缺陷的充分修復由滿足耐久性測試為準。

8.如權利要求7所述的閃存柵極的制造方法，其特征在于：滿足耐久性測試的條件為：在55℃的溫度條件下,對所述閃存進行110K次的循環(huán)擦除和編程操作后，閃存能正常運行。