[發明專利]一種多晶片封裝結構

有效

• 申請號: 201310208694.3
• 申請日: 2013-05-30
• 公開（公告）號: CN103268875A
• 公開（公告）日: 2013-08-28
• 發明（設計）人: 栗振超;戶俊華;孟新玲;劉昭麟
• 申請（專利權）人: 山東華芯微電子科技有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/31;H01L23/498
• 代理公司: 濟南泉城專利商標事務所 37218
• 代理人: 丁修亭

技術領域

本發明涉及一種多晶片封裝結構。

背景技術

隨著電子產業的蓬勃發展，電子科技不斷地演進，電子產品也向著輕、薄、短、小的趨勢設計。隨著微小化以及高運作技術需求的增加，多個晶片會整合在一個封裝構造內，以達到兩倍以上的容量或者系統性的功能需求，例如在以往的多晶片堆疊封裝構造中，其是將多個晶片堆疊并封膠在一封裝材料內。

一般而言，在已知的多晶片封裝技術之中常見如圖1A所示的結構，使兩晶片平行堆疊形態，其主要包含一基板10’，在該基板10’上堆疊的第一晶片1’和第二晶片14’，復數個焊線12’用于第一晶片1’及第二晶片14’與基板電路的連接，而在基板上設置復數個外接端子9’用于基板電路與外部電路的連接。

在上述結構中，兩晶片均以打線結合技術（Wire?Bonding）實現與基板上預設的金手指3’的電氣連接。外接端子9’一般為焊錫球，位于基板第二表面10b’上，以供對外連接。該多晶片堆疊封裝構造另包含一封膠體11’，形成于該基板第一表面，以密封兩晶片。然而，該多晶片封裝結構的體積會隨著堆疊的晶片的增加而有非常明顯增加，未能真正達到提高封裝密度的目的。

由此可見，上述習知的多晶片封裝技術并不同時具備高I/O密度的高功能與低成本的需求，為進一步減小最終封裝厚度，提高晶片封裝密度，本領域的技術人員考慮使用如圖1B所示封裝結構，是一基板10’的第一表面10a’貼第一晶片1’，第二表面10b’貼裝第二晶片6’,兩晶片均通過凸塊3’倒裝貼裝于基板10’上，在第二晶片6’外圍的基板10’上植外接端子9’實現與外界連接，第一晶片1’上方由塑封體11’包覆。

此種封裝結構提高了封裝密度，但由于凸塊生成需要晶元級工藝，設備、技術成本要求較高，并且倒裝貼片技術對于貼片（DIE?Bond）工藝精度要求較高，均增加了工藝難度，實現成本高。

發明內容

因此，本發明的目的在于提供一種基于基板開窗的多晶片封裝結構，在提高封裝體晶片密度的情況下，工藝實現難度相對較低。

本發明采用以下技術方案：

一種多晶片封裝結構，包括具有相對的兩面的基板，以及裝于該基板上并與基板電路電性連接的兩晶片，所述基板相對的兩端部各開有一個窗口，且每面各設有一個所述的晶片，其中一個面為鍵合面，另一個面為外接端子面，從而，位于鍵合面上的晶片直接通過鍵合線鍵合，另一晶片通過穿過所述窗口的鍵合線鍵合。

依據本發明，從上述結構可以看出，在基板上開有專用于打線的窗口，可以使用傳統的打線技術，從而避免使用凸塊生成及倒裝貼片工藝，降低了工藝難度，從而降低了成本。另一方面，由于這種封裝結構，兩晶片緊貼基板，并以鍵合線電性連接，使得該封裝結構具有較薄的厚度，更輕量化，從而提高了晶片的封裝密度。

上述多晶片封裝結構，所述基板電路至少具有兩層電路布線，兩面間開有用于容納電路布線層間匹配連接電路的通孔。

上述多晶片封裝結構，位于鍵合面上的晶片在開有窗口的兩端方向上的寬度小于另一晶片在該方向上的寬度，進而，鍵合點分居于鍵合面上晶片安裝位置的兩側，所述的一對窗口也分居于該兩側。

上述多晶片封裝結構，所述鍵合點分為兩組，一組靠近鍵合面上的晶片，用于該晶片的鍵合，另一組則分布于窗口周側，用于另一晶片的鍵合。

上述多晶片封裝結構，所述窗口為正交于兩窗口間方向的長條窗口，匹配每一窗口在窗口間方向的兩側各有一排用于另一晶片鍵合的鍵合點。

上述多晶片封裝結構，另一晶片在窗口間的方向上覆蓋兩窗口。

上述多晶片封裝結構，另一晶片上用于鍵合的第一電極嵌埋入對應窗口內。

上述多晶片封裝結構，用于鍵合的鍵合點為匹配鍵合線焊接的金手指，同時，所述鍵合線為金線。

上述多晶片封裝結構，位于鍵合面上的晶片的主動面背向基板，而另一晶片的主動面則面向基板。

上述多晶片封裝結構，外接端子面上的晶片的主動面面向基板。

附圖說明

圖1A是現有的一種多晶片堆疊封裝結構示意圖。

圖1B是已知的一種多晶片堆疊倒裝封裝結構示意圖。

圖1C是依據本發明的一種開窗式多晶片堆疊封裝結構剖面結構示意圖。

圖1D是依據本發明的一種開窗式多晶片堆疊封裝結構中基板的頂面示意圖。

具體實施方式