[發明專利]半導體器件及其制造方法

有效

• 申請號: 201310208648.3
• 申請日: 2013-05-30
• 公開（公告）號: CN103456714B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: H-J.巴特
• 申請（專利權）人: 英特爾德國有限責任公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L23/532;H01L21/768
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 謝攀,王忠忠

1.一種半導體器件，包括：

襯底，其具有頂面；

半導體電路，其在襯底的頂面上定義了電路區域；以及

互連，與所述電路區域間隔開且從頂面延伸到襯底中，所述互連包括由第一電絕緣材料所形成的第一側壁；

其中在所述第一側壁內形成開口。

2.如權利要求1所述的半導體器件，其中，所述互連從襯底的頂面向下延伸到第一深度，并且所述開口從襯底的頂面向下延伸到第二深度，所述第一深度大于第二深度。

3.如權利要求1所述的半導體器件，其中，所述開口從襯底的頂面向下延伸到第二深度，并且所述電路區域包括從襯底的頂面向下延伸到第三深度的至少一個摻雜區域，所述第二深度大于第三深度。

4.如權利要求3所述的半導體器件，其中，所述摻雜區域包括n阱和p阱中的至少一個。

5.如權利要求1所述的半導體器件，進一步包括：

第一電介質層，其在硅襯底的頂面之上延伸，其中所述開口延伸到所述第一電介質層中。

6.如權利要求5所述的半導體器件，進一步包括：

第二電介質層，其在所述第一電介質層之上延伸，所述第二電介質層橋接所述開口。

7.如權利要求6所述的半導體器件，其中，所述第二電介質層包括低k電介質材料。

8.如權利要求1所述的半導體器件，所述互連進一步包括由第二電絕緣材料所形成的第二側壁，并且其中所述第二側壁被布置在所述第一側壁之外。

9.如權利要求8所述的半導體器件，其中，所述第一電絕緣材料與所述第二電絕緣材料不同。

10.如權利要求1所述的半導體器件，所述互連進一步包括由導電材料所形成的第三側壁，所述第三側壁被布置在所述第一側壁之內。

11.如權利要求1所述的半導體器件，所述互連進一步包括由導電材料所形成的芯。

12.如權利要求1所述的半導體器件，所述半導體電路包括數字電路、模擬電路、數字晶體管、模擬晶體管、數字FET、模擬FET、PFET、NFET、MOSFET、PMOSFET、和NMOSFET中的至少一種。

13.如權利要求1所述的半導體器件，其中，所述第一側壁由二氧化硅所形成。

14.如權利要求8所述的半導體器件，其中，所述第二側壁由氮化硅、碳化硅、和碳氮化硅中的至少一種所形成。

15.如權利要求1所述的半導體器件，其中，所述開口從硅襯底的頂面向下延伸到至少1微米、或至少10微米、或至少20微米的第二深度。

16.一種半導體器件，包括：

硅襯底，其具有頂面；

半導體電路，其在襯底的頂面上定義了電路區域；以及

互連，其與所述電路區域間隔開，且從頂面延伸到襯底中；

其中所述互連包括從襯底的頂面向下延伸到至少電路區域的摻雜區域的深度的開口。

17.如權利要求16所述的半導體器件，其中，所述互連具有10微米或更小、或5微米或更小的直徑。

18.如權利要求16所述的半導體器件，其中，所述開口具有所述互連的直徑的1/5或更小的寬度。

19.如權利要求16所述的半導體器件，其中，所述互連包括由電介質材料所形成的側壁，以及在所述側壁內所形成的開口。

20.一種制造半導體器件的方法，包括：

提供具有頂面的襯底；

形成在襯底的頂面上定義電路區域的半導體電路；

形成與所述電路區域間隔開且從頂面延伸到襯底中的互連，所述互連包括由第一電絕緣材料所形成的第一側壁；以及

在所述第一側壁內提供開口。

21.如權利要求20所述的方法，其中，形成互連包括提供不同于所述第一電絕緣材料的第二電絕緣材料的第二側壁，且其中形成開口包括通過選擇性蝕刻來在所述第一側壁內形成凹口。

22.如權利要求21所述的方法，其中，形成開口進一步包括用熱可分解材料部分填充所述凹口。