[發(fā)明專利]軌至軌輸入AB類輸出的全差分運(yùn)算放大器有效
| 申請(qǐng)?zhí)枺?/td> | 201310208076.9 | 申請(qǐng)日： | 2013-05-29 |
| 公開(kāi)（公告）號(hào)： | CN104218904B | 公開(kāi)（公告）日： | 2017-06-06 |
| 發(fā)明（設(shè)計(jì)）人： | 朱紅衛(wèi);趙郁煒;劉國(guó)軍 | 申請(qǐng)（專利權(quán)）人： | 上海華虹宏力半導(dǎo)體制造有限公司 |
| 主分類號(hào)： | H03F3/45 | 分類號(hào)： | H03F3/45 |
| 代理公司： | 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司31211 | 代理人： | 丁紀(jì)鐵 |
| 地址： | 201203 上海市浦東*** | 國(guó)省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 軌至軌 輸入 ab 輸出 全差分 運(yùn)算放大器 | ||
1.一種軌至軌輸入AB類輸出的全差分運(yùn)算放大器，其特征在于，包括：第一級(jí)放大電路和第二級(jí)放大電路；
所述第一級(jí)放大電路由四路折疊式共源共柵放大電路組成，四路折疊式共源共柵放大電路組成互補(bǔ)差分對(duì)；
第一路折疊式共源共柵放大電路包括第一NMOS管和第一PMOS管，所述第一NMOS管的柵極連接第一差分輸入信號(hào)，所述第一NMOS管的漏極和電源電壓之間連接第一負(fù)載，所述第一NMOS管的漏極連接所述第一PMOS管的源極，所述第一PMOS管的柵極接第一偏置電壓，所述第一PMOS管的漏極為第一輸出信號(hào)端；
第二路折疊式共源共柵放大電路包括第二NMOS管和第二PMOS管，所述第二NMOS管的柵極連接第二差分輸入信號(hào)，所述第二NMOS管的漏極和電源電壓之間連接第二負(fù)載，所述第二NMOS管的漏極連接所述第二PMOS管的源極，所述第二PMOS管的柵極接第一偏置電壓，所述第二PMOS管的漏極為第二輸出信號(hào)端；所述第一NMOS管和所述第二NMOS管的源極都連接第一電流源，所述第一差分輸入信號(hào)和所述第二差分輸入信號(hào)組成一對(duì)差分輸入信號(hào)；
第三路折疊式共源共柵放大電路包括第三NMOS管和第三PMOS管，所述第三PMOS管的柵極連接第一差分輸入信號(hào)，所述第三PMOS管的漏極和地之間連接第三負(fù)載，所述第三PMOS管的漏極連接所述第三NMOS管的源極，所述第三NMOS管的柵極接第二偏置電壓，所述第三NMOS管的漏極為第三輸出信號(hào)端；
第四路折疊式共源共柵放大電路包括第四NMOS管和第四PMOS管，所述第四PMOS管的柵極連接第二差分輸入信號(hào)，所述第四PMOS管的漏極和地之間連接第四負(fù)載，所述第四PMOS管的漏極連接所述第四NMOS管的源極，所述第四NMOS管的柵極接第二偏置電壓，所述第四NMOS管的漏極為第四輸出信號(hào)端；所述第三PMOS管和所述第四PMOS管的源極都連接第二電流源；
所述第二級(jí)放大電路由兩路對(duì)稱的AB類放大電路組成；
第一路AB類放大電路包括第五NMOS管和第五PMOS管，所述第五PMOS管的柵極連接所述第一輸出信號(hào)端、源極連接電源電壓，所述第五NMOS管的柵極連接所述第三輸出信號(hào)端、源極接地，所述第五NMOS管和所述第五PMOS管的漏極相連并作為輸出第一差分輸出信號(hào)的第一差分輸出端；
第二路AB類放大電路包括第六NMOS管和第六PMOS管，所述第六PMOS管的柵極連接所述第二輸出信號(hào)端、源極連接電源電壓，所述第六NMOS管的柵極連接所述第四輸出信號(hào)端、源極接地，所述第六NMOS管和所述第六PMOS管的漏極相連并作為輸出第二差分輸出信號(hào)的第二差分輸出端；
所述第一負(fù)載由第七PMOS管組成，所述第二負(fù)載由第八PMOS管組成，所述第七PMOS管的源極接電源電壓、漏極接所述第一NMOS管的漏極，所述第八PMOS管的源極接電源電壓、漏極接所述第二NMOS管的漏極，所述第七PMOS管和所述第八PMOS管的柵極都連接同一偏置形成電流源負(fù)載；
所述第一電流源由第七NMOS管和第八NMOS管連接形成，所述第七NMOS管的漏極連接所述第一NMOS管和所述第二NMOS管的源極，所述第七NMOS管的源極連接所述第八NMOS管的漏極，所述第八NMOS管的源極接地，所述第七NMOS管的柵極連接所述第二偏置電壓，所述第八NMOS管的柵極連接第三偏置電壓；
所述第三負(fù)載由第九NMOS管組成，所述第四負(fù)載由第十NMOS管組成，所述第九NMOS管的源極接地、漏極接所述第三PMOS管的漏極，所述第十NMOS管的源極接地、漏極接所述第四PMOS管的漏極，所述第九NMOS管和所述第十NMOS管的柵極都連接同一偏置形成電流源負(fù)載；
所述第二電流源由第九PMOS管和第十PMOS管連接形成，所述第九PMOS管的漏極連接所述第三PMOS管和所述第四PMOS管的源極，所述第九PMOS管的源極連接所述第十PMOS管的漏極，所述第十PMOS管的源極接電源電壓，所述第九PMOS管的柵極連接所述第一偏置電壓，所述第十PMOS管的柵極連接第四偏置電壓；
所述第七PMOS管和所述第八PMOS管形成的電流源負(fù)載都為第三電流源的鏡像電流源，所述第三電流源包括第十一PMOS管、第十一NMOS管和第十二NMOS管，所述第十一PMOS管的源極接電源電壓，所述第七PMOS管和所述第八PMOS管的柵極都和所述第十一PMOS管的柵極和漏極、所述第十一NMOS管和所述第十二NMOS管的漏極相連，所述第十一NMOS管和所述第十二NMOS管的源極連接所述第七NMOS管的漏極，所述第十一NMOS管的柵極連接所述第一差分輸入信號(hào)，所述第十二NMOS管的柵極連接所述第二差分輸入信號(hào)；
所述第九NMOS管和所述第十NMOS管形成的電流源負(fù)載都為第四電流源的鏡像電流源，所述第四電流源包括第十三NMOS管、第十二PMOS管和第十三PMOS管，所述第十三NMOS管的源極接地，所述第九NMOS管和所述第十NMOS管的柵極都和所述第十三NMOS管的柵極和漏極、所述第十二PMOS管和所述第十三PMOS管的漏極相連，所述第十二PMOS管和所述第十三PMOS管的源極連接所述第九PMOS管的漏極，所述第十二PMOS管的柵極連接所述第一差分輸入信號(hào)，所述第十三PMOS管的柵極連接所述第二差分輸入信號(hào)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹宏力半導(dǎo)體制造有限公司，未經(jīng)上海華虹宏力半導(dǎo)體制造有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310208076.9/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 上一篇：聯(lián)合通道校正方法及裝置
- 下一篇：一種帶定位裝置的彎曲模具
