[發明專利]軌至軌輸入AB類輸出的全差分運算放大器

有效

• 申請號: 201310208076.9
• 申請日: 2013-05-29
• 公開（公告）號: CN104218904B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 朱紅衛;趙郁煒;劉國軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 丁紀鐵

1.一種軌至軌輸入AB類輸出的全差分運算放大器，其特征在于，包括：第一級放大電路和第二級放大電路；

所述第一級放大電路由四路折疊式共源共柵放大電路組成，四路折疊式共源共柵放大電路組成互補差分對；

第一路折疊式共源共柵放大電路包括第一NMOS管和第一PMOS管，所述第一NMOS管的柵極連接第一差分輸入信號，所述第一NMOS管的漏極和電源電壓之間連接第一負載，所述第一NMOS管的漏極連接所述第一PMOS管的源極，所述第一PMOS管的柵極接第一偏置電壓，所述第一PMOS管的漏極為第一輸出信號端；

第二路折疊式共源共柵放大電路包括第二NMOS管和第二PMOS管，所述第二NMOS管的柵極連接第二差分輸入信號，所述第二NMOS管的漏極和電源電壓之間連接第二負載，所述第二NMOS管的漏極連接所述第二PMOS管的源極，所述第二PMOS管的柵極接第一偏置電壓，所述第二PMOS管的漏極為第二輸出信號端；所述第一NMOS管和所述第二NMOS管的源極都連接第一電流源，所述第一差分輸入信號和所述第二差分輸入信號組成一對差分輸入信號；

第三路折疊式共源共柵放大電路包括第三NMOS管和第三PMOS管，所述第三PMOS管的柵極連接第一差分輸入信號，所述第三PMOS管的漏極和地之間連接第三負載，所述第三PMOS管的漏極連接所述第三NMOS管的源極，所述第三NMOS管的柵極接第二偏置電壓，所述第三NMOS管的漏極為第三輸出信號端；

第四路折疊式共源共柵放大電路包括第四NMOS管和第四PMOS管，所述第四PMOS管的柵極連接第二差分輸入信號，所述第四PMOS管的漏極和地之間連接第四負載，所述第四PMOS管的漏極連接所述第四NMOS管的源極，所述第四NMOS管的柵極接第二偏置電壓，所述第四NMOS管的漏極為第四輸出信號端；所述第三PMOS管和所述第四PMOS管的源極都連接第二電流源；

所述第二級放大電路由兩路對稱的AB類放大電路組成；

第一路AB類放大電路包括第五NMOS管和第五PMOS管，所述第五PMOS管的柵極連接所述第一輸出信號端、源極連接電源電壓，所述第五NMOS管的柵極連接所述第三輸出信號端、源極接地，所述第五NMOS管和所述第五PMOS管的漏極相連并作為輸出第一差分輸出信號的第一差分輸出端；

第二路AB類放大電路包括第六NMOS管和第六PMOS管，所述第六PMOS管的柵極連接所述第二輸出信號端、源極連接電源電壓，所述第六NMOS管的柵極連接所述第四輸出信號端、源極接地，所述第六NMOS管和所述第六PMOS管的漏極相連并作為輸出第二差分輸出信號的第二差分輸出端；

所述第一負載由第七PMOS管組成，所述第二負載由第八PMOS管組成，所述第七PMOS管的源極接電源電壓、漏極接所述第一NMOS管的漏極，所述第八PMOS管的源極接電源電壓、漏極接所述第二NMOS管的漏極，所述第七PMOS管和所述第八PMOS管的柵極都連接同一偏置形成電流源負載；

所述第一電流源由第七NMOS管和第八NMOS管連接形成，所述第七NMOS管的漏極連接所述第一NMOS管和所述第二NMOS管的源極，所述第七NMOS管的源極連接所述第八NMOS管的漏極，所述第八NMOS管的源極接地，所述第七NMOS管的柵極連接所述第二偏置電壓，所述第八NMOS管的柵極連接第三偏置電壓；

所述第三負載由第九NMOS管組成，所述第四負載由第十NMOS管組成，所述第九NMOS管的源極接地、漏極接所述第三PMOS管的漏極，所述第十NMOS管的源極接地、漏極接所述第四PMOS管的漏極，所述第九NMOS管和所述第十NMOS管的柵極都連接同一偏置形成電流源負載；

所述第二電流源由第九PMOS管和第十PMOS管連接形成，所述第九PMOS管的漏極連接所述第三PMOS管和所述第四PMOS管的源極，所述第九PMOS管的源極連接所述第十PMOS管的漏極，所述第十PMOS管的源極接電源電壓，所述第九PMOS管的柵極連接所述第一偏置電壓，所述第十PMOS管的柵極連接第四偏置電壓；

所述第七PMOS管和所述第八PMOS管形成的電流源負載都為第三電流源的鏡像電流源，所述第三電流源包括第十一PMOS管、第十一NMOS管和第十二NMOS管，所述第十一PMOS管的源極接電源電壓，所述第七PMOS管和所述第八PMOS管的柵極都和所述第十一PMOS管的柵極和漏極、所述第十一NMOS管和所述第十二NMOS管的漏極相連，所述第十一NMOS管和所述第十二NMOS管的源極連接所述第七NMOS管的漏極，所述第十一NMOS管的柵極連接所述第一差分輸入信號，所述第十二NMOS管的柵極連接所述第二差分輸入信號；

所述第九NMOS管和所述第十NMOS管形成的電流源負載都為第四電流源的鏡像電流源，所述第四電流源包括第十三NMOS管、第十二PMOS管和第十三PMOS管，所述第十三NMOS管的源極接地，所述第九NMOS管和所述第十NMOS管的柵極都和所述第十三NMOS管的柵極和漏極、所述第十二PMOS管和所述第十三PMOS管的漏極相連，所述第十二PMOS管和所述第十三PMOS管的源極連接所述第九PMOS管的漏極，所述第十二PMOS管的柵極連接所述第一差分輸入信號，所述第十三PMOS管的柵極連接所述第二差分輸入信號。