[發明專利]具有應變阱區的FinFET

有效

• 申請號: 201310206536.4
• 申請日: 2013-05-29
• 公開（公告）號: CN104009080A
• 公開（公告）日: 2014-08-27
• 發明（設計）人: 李宜靜;吳政憲;柯志欣;萬幸仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種器件，包括：

襯底；

位于所述襯底的一部分上方的隔離區；

位于所述隔離區之間的第一半導體區，所述第一半導體區具有第一傳導帶；

位于所述第一半導體區上方并與所述第一半導體區鄰接的第二半導體區，其中，所述第二半導體區包括高于所述隔離區的頂面的上部以形成半導體鰭，所述半導體鰭具有拉伸應變并具有低于所述第一傳導帶的第二傳導帶；以及

位于所述半導體鰭的頂面和側壁上方并與所述半導體鰭的頂面和側壁鄰接的第三半導體區，其中，所述第三半導體區具有比所述第二傳導帶高的第三傳導帶。

2.根據權利要求1所述的器件，還包括：

位于所述第三半導體區上方的柵極電介質；

位于所述柵極電介質上方的柵電極；以及

位于所述半導體鰭的相對側上的源極區和漏極區。

3.根據權利要求1所述的器件，其中，所述第二半導體區的晶格常數比所述第一半導體區和所述第三半導體區的晶格常數小。

4.根據權利要求1所述的器件，其中，所述第一半導體區和所述第三半導體區包括硅鍺，并且具有比所述第二半導體區的鍺的原子百分比大的鍺原子百分比。

5.一種器件，包括：

硅襯底；

延伸進所述硅襯底的一部分中的淺溝槽隔離(STI)區；

位于所述STI區之間并與所述STI區接觸的第一硅鍺(SiGe)區，其中，所述第一SiGe區具有第一鍺原子百分比；

位于所述第一SiGe區上方的含硅區，所述含硅區的邊緣與所述第一硅鍺區的相應邊緣垂直對準，其中，所述含硅區具有拉伸應變；

與所述含硅區的頂面和側壁接觸的第二SiGe區，所述第二SiGe區具有第二鍺原子百分比，并且所述第一鍺原子百分比和所述第二鍺原子百分比高于所述含硅區的第三鍺原子百分比；

位于所述第二SiGe區上方的柵極電介質；

位于所述柵極電介質上方的柵電極；以及

位于所述柵極電介質以及所述柵電極的相對側上的源極區和漏極區。

6.根據權利要求5所述的器件，其中，所述含硅區基本不摻雜n型雜質，并且所述第二SiGe區包括：

與所述第二SiGe區的頂面和側壁接觸的第一部分；以及

位于所述第一部分上方的第二部分，所述第二部分的n型雜質濃度比所述第二SiGe區的第一部分的n型雜質濃度高。

7.一種方法，包括：

使襯底位于兩個隔離區之間的部分凹陷以形成凹槽；

進行第一外延以在所述凹槽內生長第一半導體區，其中，所述第一半導體區是松散的；

進行第二外延以在所述凹槽內生長第二半導體區，其中，所述第二半導體區位于所述第一半導體區上方并與所述第一半導體區接觸，所述第二半導體區具有拉伸應變；

進行平坦化以使所述第二半導體區的頂面和所述隔離區的頂面齊平；

使所述隔離區凹陷，位于所述隔離區上方的所述第二半導體區的上部形成半導體鰭；以及

進行第三外延以在所述半導體鰭的頂面和側壁上生長第三半導體區，其中，所述第二半導體區的傳導帶低于所述第一半導體區和所述第三半導體區的傳導帶。

8.根據權利要求7所述的方法，還包括：

在所述半導體鰭上方形成柵極電介質；

在所述柵極電介質上方形成柵電極；以及

在所述半導體鰭的相對側上形成源極區和漏極區。

9.根據權利要求7所述的方法，其中，所述第一半導體區和所述第三半導體區包括硅鍺，并且所述第二半導體區包括硅，所述第二半導體區中的鍺原子百分比小于所述第一半導體區和所述第三半導體區中的鍺原子百分比。

10.根據權利要求7所述的方法，其中，所述第三外延包括：

生長所述第三半導體區的第一層，其中，基本沒有n型雜質被添加在所述第三半導體區的第一層中；以及

在所述第三半導體區的第一層上方生長所述第三半導體區的第二層，其中，在所述第三半導體區的第二層中添加n型雜質。