[發(fā)明專利]信號放大電路和方法

有效

• 申請?zhí)枺?/td>: 201310205673.6
• 申請日: 2013-05-29
• 公開（公告）號: CN103516319B
• 公開（公告）日: 2018-05-04
• 發(fā)明（設(shè)計）人: 鄭海康
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11363
• 代理人: 俞波,周曉雨

相關(guān)申請的交叉引用

本申請要求2012年6月27日提交的申請?zhí)枮?0-2012-0069182的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明的示例性實施例涉及一種信號放大電路和方法，其可以減小放大模擬信號和將模擬信號轉(zhuǎn)換為數(shù)字信號的器件中的信號失真。

背景技術(shù)

信號放大電路是根據(jù)增益來放大輸入信號的電路。在半導(dǎo)體器件中使用信號放大電路的原因是為了恢復(fù)由于各種負(fù)載或噪聲而失真的信號。

圖1是說明現(xiàn)有的信號放大電路的配置圖。

參見圖1，信號放大電路包括差分放大單元110以及反相元件120和130，反相元件120和130配置成根據(jù)差分放大單元110的放大信號OUT和OUTB的電平來輸出不同的邏輯值。

差分放大單元110配置成將輸入信號IN與通過將輸入信號IN反相而獲得的取反輸入信號INB之間的電壓差放大，并且產(chǎn)生放大信號OUT和取反放大信號OUTB。在使用輸入信號IN和INB的全差分輸入法中，輸入信號IN和INB具有對稱的波形，因而放大信號OUT和OUTB也具有對稱的波形。

第一反相元件120和第二反相元件130在放大信號OUT和OUTB的電平高于邏輯閾值時輸出低電平的信號，以及在放大信號OUT和OUTB的電平低于邏輯閾值時輸出高電平的信號。分別來自第一反相元件120和第二反相元件130的輸出信號OUT1和OUT2是輸入信號IN和INB的反相形式。

圖2是差分放大單元110的配置圖。

參見圖2，差分放大單元110可以包括兩個放大器210和220。第一放大器210和第二放大器220具有相同的配置，包括兩個NMOS晶體管N1和N2、兩個PMOS晶體管P1和P2、以及電流源IS1。兩個NMOS晶體管N1和N2接收電源電壓VDD，并且NMOS晶體管N1和N2中流動的電流量的總和通過電流源IS1來恒定地保持。

第一放大器210和第二放大器220通過將輸入信號IN和INB之間的電壓差放大而分別產(chǎn)生放大信號OUT和OUTB。

當(dāng)端子A的電壓高于端子B的電壓時，NMOS晶體管N1下拉驅(qū)動節(jié)點C。因此，PMOS晶體管P1和P2響應(yīng)于節(jié)點C的電壓而導(dǎo)通，并且輸出節(jié)點D被上拉驅(qū)動。另一方面，當(dāng)端子A的電壓低于端子B的電壓時，NMOS晶體管N2下拉驅(qū)動節(jié)點D。

第一放大器210分別經(jīng)由端子A和B接收輸入信號IN和INB，并且輸出放大信號OUT。第二放大器220分別經(jīng)由端子A和B接收取反輸入信號INB和輸入信號IN，并且輸出取反放大信號OUTB。

圖3是反相元件120和130的配置圖。

參見圖3，反相元件包括NMOS晶體管N3和PMOS晶體管P3。當(dāng)輸入節(jié)點E的電壓高于邏輯閾值時，NMOS晶體管N3下拉驅(qū)動輸出節(jié)點F，并且低電平的信號輸出到輸出節(jié)點F。另一方面，當(dāng)輸入節(jié)點E的電壓低于邏輯閾值時，PMOS晶體管P3上拉驅(qū)動輸出節(jié)點F，并且高電平的信號輸出到輸出節(jié)點F。

圖4是說明與現(xiàn)有的信號放大電路有關(guān)的問題的波形圖。

由于差分放大單元110以及反相元件120和130的晶體管的驅(qū)動能力的限制，信號在經(jīng)過差分放大單元110以及反相元件120和130時可能被延遲。延遲值可能根據(jù)放大單元的制造工藝和晶體管的類型（NMOS或PMOS）而改變。

第一波形圖410示出放大信號（OUT、OUTB）的波形以及第一反相元件和第二反相元件的輸出（OUT1和OUT2）的波形，說明了根據(jù)制造工藝的延遲差異所產(chǎn)生的問題。假定在制造工藝之中僅在延遲上存在差異，并且假定存在三種制造工藝，假定對于第一工藝而言每個晶體管完全地驅(qū)動節(jié)點所需的時間被設(shè)定為（1*單位時間），對于第二工藝而言為（3*單位時間），對于第三工藝而言為（5*單位時間）。

響應(yīng)于輸入信號IN從低電平到高電平的轉(zhuǎn)變，差分放大單元110利用第一放大器210的被PMOS晶體管P2上拉驅(qū)動的輸出節(jié)點D以及第一反相元件120的被NMOS晶體管N3下拉驅(qū)動的輸出節(jié)點F來輸出低電平信號。類似地，因為第二放大器220和第二反相元件130以不同的方式被驅(qū)動，所以差分放大單元110輸出高電平信號。