[發明專利]一種視頻驅動輸出放大器電路

有效

• 申請號: 201310205252.3
• 申請日: 2013-05-28
• 公開（公告）號: CN103259492A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 趙海亮
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H03F1/02
• 分類號: H03F1/02
• 代理公司: 上海兆豐知識產權代理事務所(有限合伙) 31241
• 代理人: 屠軼凡

技術領域

本發明涉及集成電路領域的一種視頻驅動輸出放大器電路。

背景技術

高清視頻信號對于視頻驅動輸出放大器電路的要求很高，其不僅要求視頻驅動輸出放大器電路具有強大的驅動能力，還要求視頻驅動輸出放大器電路具有高擺率，高增益，低功耗，并且環路穩定。目前的視頻驅動輸出放大器電路，如圖1所示，包括輸入級101、放大級、輸出級103和偏置電路100。

其中偏置模塊100包括:依次串聯的第一PMOS管1、第二PMOS管2和第一電流源3。其中第一電流源3接地，第一PMOS管1的源極接電源端。第一PMOS管1的柵極連接第一PMOS管1的漏極，第二PMOS管2的柵極連接第二PMOS管2的漏極，第二PMOS管2的漏極輸出恒定的第一偏置電壓V_b1。第一偏置電壓V_b1=VDD-V_GS1-V_GS2。其中V_GS1為第一PMOS管1漏極與源極之間的電壓差，VDD為電源端的電壓。

偏置模塊100還包括依次串聯的第二電流源4、第一NMOS管5和第二NMOS管6。其中第二電流源4接電源端，第二NMOS管6的源極接地，第一NMOS管5的柵極連接第一NMOS管5的漏極，第二NMOS管6的柵極連接第二NMOS管6的漏極，第一NMOS管5的漏極輸出恒定的第二偏置電壓V_b2。第二偏置電壓V_b2=V_GS5+V_GS6。

輸入級101采用是用第三PMOS管8和第四PMOS管9構成的折疊共源共柵（cascode）結構，第三PMOS管8和第四PMOS管9的源極同時連接第三電流源7。第三電源端7連接電源端。第三PMOS管8和第四PMOS管9通過其柵極應接收反相輸入信號V_INN和同相輸入信號V_INP，進行增益放大后，輸送給所述的放大級進行進一步的增益放大。由于同相輸入信號V_INP和反相輸入信號V_INN直流電平較低，在0-1.4V之間，這樣輸入級101提供了較高的增益。

放大級：包括第四電流源10、第五電流源11、第五PMOS管12、第六PMOS管13、第三NMOS管14、第四NMOS管15、第六NMOS管17，第五NMOS管16和第七NMOS管18，第四電流源10連接電源端以及第五PMOS管12的源極，第五PMOS管12的漏極接第四NMOS管15的漏極，第四NMOS管15的源極連接第六NMOS管17的漏極于第二節點L2，第六NMOS管17的源極接地。第五電流源11連接電源端，第五電流源11還連接第六PMOS管13的源極和第三NMOS管14的漏極于第四節點L4。第六PMOS管13的漏極和第三NMOS管14的源極連接第五NMOS管16的漏極于第三節點L3。第七NMOS管18的漏極連接第五NMOS管16的源極于第一節點L1，第七NMOS管18的源極接地。第四NMOS管15的柵極和第五NMOS管16的柵極一起接收第三偏置電壓V_b3。第五NMOS管15的漏極、第六NMOS管17的柵極和第七NMOS管18的柵極連接在一起，使第六NMOS管17的柵極和第七NMOS管18形成電流鏡的結構。第四NMOS管15、第六NMOS管17，第五NMOS管16、第七NMOS管18構成了第一增益模塊104。第五PMOS管12和第六PMOS管13的柵極接收第一偏置電壓V_b1，第三NMOS管14的柵極接收第二偏置電壓V_b2。

第三PMOS管8的漏極和第四PMOS管9的漏極對應連接第二節點L2和第一節點L1，使輸入級101與放大級連接。將經過增益的同相輸入信號V_INP和反相輸入信號V_INN，并輸送給所述的放大級進行進一步放大。

輸出級103為AB類輸出級，包括第一密勒電容19、第一電阻20、第二密勒電容21、第二電阻22、第七PMOS管24和第八NMOS管23。第七PMOS管24的柵極連接第四節點L4，第一密勒電容19一端連接第四節點L4，另一端連接第一電阻20，第一電阻20的另外一端連接第七PMOS管24的漏極，第七PMOS管24的源極接電源端。第八NMOS管23的柵極連接第三節點L3，第二密勒電容21一端連接第三節點L3，另一端連接第二電阻22，第二電阻22的另外一端連接第八NMOS管23的漏極，第八NMOS管的源極接地。第七PMOS管24的漏極與第八NMOS管23的漏極也是連接的。