[發明專利]數模轉換器動態校正裝置有效
| 申請號: | 201310192069.4 | 申請日: | 2013-05-13 |
| 公開(公告)號: | CN103297049A | 公開(公告)日: | 2013-09-11 |
| 發明(設計)人: | 莊奕琪;湯華蓮;席望;張麗;曾志斌 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | H03M1/10 | 分類號: | H03M1/10 |
| 代理公司: | 陜西電子工業專利中心 61205 | 代理人: | 程曉霞;王品華 |
| 地址: | 710071*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數模轉換器 動態 校正 裝置 | ||
技術領域
本發明涉及混合信號集成電路技術領域,尤其涉及電流舵型數模轉換器的動態特性,具體是一種數模轉換器動態校正裝置。
背景技術
數模轉換器用于將數字信號轉換為模擬信號,被廣泛應用于現代通信及信號處理技術領域。近年來,由于對系統的處理速度和精度的要求不斷提高,使得數模轉換器必須實現更快的轉換速度和更高的轉換精度。
電流舵型數模轉換器是目前應用最廣泛的高速高精度數模轉換器,其一般包括譯碼電路、鎖存器電路、電流開關和電流源陣列,電流開關根據輸入數字信號決定輸出電流的方向,實現輸入數字信號到輸出模擬信號的轉換。然而由于電路速度提升,電流源寄生效應、開關控制信號的時鐘抖動、時鐘饋通以及電流源、開關失配等非理想因素使得輸出電流隨數字輸入信號變化時產生過沖、毛刺(如圖1),引入諧波失真,尤其是低次諧波分量的升高使得電路的無雜散動態范圍(SFDR)和有效位數減小,降低了數模轉換器的動態性能。
對于所述毛刺對電路的影響,傳統方法主要是改進電流舵型數模轉換器內部結構,減小所述非理想效應,實現對毛刺的控制、減弱。然而,諸多非理想效應之間以及電路速度、精度、面積、功耗等因素存在相互的制約關系和折衷考慮,在降低毛刺影響的同時,很難保證電路其他特性不受到影響;同時對環境變化的適應性較差。
由上可見,由于電流舵型數模轉換器中毛刺的影響,降低了電路的動態性能。作為通信及信號處理系統中的重要組成部分,傳統的電流舵型數模轉換器無法滿足越來越高的精度和速度要求。
發明內容
本發明的目的在于克服傳統數模轉換器所受內部因素的制約和外部環境的影響下動態特性較差的缺陷,提供一種數模轉換器動態校正裝置,附加于數模轉換器兩端,能夠抑制輸出毛刺,從而提高數模轉換器的動態特性。
本發明首先是一種數模轉換器動態校正裝置,對電流舵型數模轉換器進行動態校正,本發明的校正裝置附加于電流舵數模轉換器的輸入、輸出端之間;該校正裝置包括延遲電路、校正電流產生器、電流開關和邏輯控制電路;其中,待處理的數字信號在接入數模轉換器的同時,還接至校正裝置中延遲電路的輸入端,延遲電路的輸入、輸出端分別接校正電流產生器的行、列地址輸入端,校正電流產生器的電流輸出端接電流開關的輸入端,電流開關的兩個輸出端分別接數模轉換器的輸出端和地,同時,數模轉換器的輸出端接校正電流產生器的電壓采樣輸入端,邏輯控制電路分別接電流開關的控制端和校正電流產生器的使能、時鐘輸入端。其中的延遲電路、校正電流產生器和電流開關組成校正通道,校正通道為多層通道。
本發明的實現還在于:多層校正通道逐次分時段對電流舵型數模轉換器的輸出電流進行校正;其中,除第一層校正通道通道外,前一層校正通道中延遲電路的輸出端接后一層校正通道中延遲電路的輸入端,其他連接關系相同;校正通道層數的選擇,基于校正精度、待校正數模轉換器的性能以及校正裝置的電路復雜度、存儲器容量等,也是本發明靈活性的體現。在保證校正精度要求的同時,避免過高的電路復雜度、面積和功耗。
本發明的實現還在于:延遲電路的輸入信號或為整個數字輸入信號或為最高有效位輸入信號,兩種方案基于校正精度、待校正數模轉換器的性能以及校正裝置電路復雜度、存儲器容量等,也是本發明靈活性的體現。延遲電路的輸入、輸出信號即校正通道的行、列地址信號;延遲電路的延遲時間決定各校正通道輸出的校正電流脈沖的時間。
本發明的實現還在于:校正電流產生器在接收延遲電路的行、列地址信號的同時還完成對數模轉換器輸出電壓的采樣,轉換為校正信息存儲在存儲器內,并最終產生校正電流;校正電流產生器包括輔助模數轉換器、地址譯碼器、存儲器和多路電流選擇器;其中,地址譯碼器的行、列輸入端即校正電流產生器行、列地址輸入端,地址譯碼器的行、列地址輸出端接存儲器行、列地址輸入端,存儲器的讀輸出端接多路電流選擇器的輸入端,多路電流選擇器輸出端即校正電流產生器的電流輸出端,同時,輔助模數轉換器的輸入端即校正電流產生器的電壓采樣輸入端,其輸出端信號與延遲電路輸入端信號相減后接存儲器的寫輸入端,邏輯控制電路分別接輔助模數轉換器的時鐘輸入端、多路電流選擇器及存儲器的使能輸入端。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310192069.4/2.html,轉載請聲明來源鉆瓜專利網。





