[發(fā)明專利]微型調(diào)頻連續(xù)波實時SAR成像系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201310191614.8
• 申請日: 2013-05-13
• 公開（公告）號: CN103336277A
• 公開（公告）日: 2013-10-02
• 發(fā)明（設(shè)計）人: 全英匯;崔俊鵬;李亞超;邢孟道;宋亞坪;梁璐
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: G01S13/90
• 分類號: G01S13/90;G01S7/41
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 田文英;王品華

技術(shù)領(lǐng)域

本發(fā)明屬于圖像處理技術(shù)領(lǐng)域，更進(jìn)一步涉及數(shù)字信號處理技術(shù)領(lǐng)域中的一種微型調(diào)頻連續(xù)波實時SAR成像系統(tǒng)。本發(fā)明利用FPGA實現(xiàn)基于調(diào)頻連續(xù)波的實時合成孔徑雷達(dá)(Synthetic?aperture?radar?SAR)成像技術(shù)，可實現(xiàn)在雷達(dá)、導(dǎo)彈、遙感等領(lǐng)域中進(jìn)行數(shù)據(jù)實時采集、處理以及高分辨率成像。

背景技術(shù)

隨著合成孔徑雷達(dá)(SAR)成像技術(shù)研究的不斷深入和大規(guī)模集成電路技術(shù)的飛速發(fā)展，短程實時SAR成像系統(tǒng)成為了各國探索和發(fā)展的熱點。實時SAR成像系統(tǒng)需要在保證高成像質(zhì)量的前提下盡量減小體積、重量和功耗。實時SAR成像系統(tǒng)將有助于減少對載體的空間和負(fù)荷的需求，有利于增加載體的機動性、靈活性和續(xù)航能力。

西安電子科技大學(xué)提出的專利申請“基于FPGA的調(diào)頻連續(xù)波小型SAR成像系統(tǒng)”(專利申請?zhí)?01210011013.X，公開號CN102590811A)公開了一種實時SAR成像系統(tǒng)。該系統(tǒng)包括雷達(dá)前端、采集預(yù)處理單元.信號處理單元、接收主機四部分。雷達(dá)前端發(fā)射調(diào)頻連續(xù)波，接收目標(biāo)反射的回波并將回波傳送至采集預(yù)處理單元，采集預(yù)處理單元將雷達(dá)回波轉(zhuǎn)換成數(shù)字信號并將數(shù)字信號傳送至信號處理單元，信號處理單元將數(shù)字信號處理，得出成像數(shù)據(jù)，將成像數(shù)據(jù)傳送至接收主機，接收主機將成像數(shù)據(jù)繪圖并在顯示器上顯示實時圖像。該專利申請仍然存在的不足是：首先，由于該系統(tǒng)使用兩片信號處理板，集成了FPGA與DSP兩種信號處理器，由此導(dǎo)致系統(tǒng)結(jié)構(gòu)復(fù)雜、體積大、功耗高。其次，該系統(tǒng)使用兩片信號處理板，信號處理板之間通過接插件連接，處理板與處理板之間傳輸數(shù)據(jù)時容易受到外界干擾，而造成數(shù)據(jù)失真。再次，該系統(tǒng)使用FPGA與DSP依次對數(shù)據(jù)進(jìn)行處理，處理過程時間較長，造成數(shù)據(jù)延時較大，實時性較低。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的不足，提供一種基于FPGA的微型調(diào)頻連續(xù)波實時SAR成像系統(tǒng)，以在滿足大數(shù)據(jù)量運算需要的條件下避免使用多片F(xiàn)PGA、DSP或多個板卡，減小了系統(tǒng)的體積、重量和功耗，能夠完成在無人機或小型航天器平臺上實現(xiàn)每秒生成一幅分辨率為0.5m×0.5m，大小為2048×2048的實時圖像。

本發(fā)明包括雷達(dá)前端、A/D采集模塊、FPGA主控模塊、命令通信模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)存儲模塊和接收主機；所述的雷達(dá)前端通過SMA接口連接A/D采集模塊。所述的A/D采集模塊通過LVDS接口連接FPGA主控模塊，所述的命令通信模塊通過航空接插件連接雷達(dá)前端，所述的FPGA主控模塊通過數(shù)字接口連接數(shù)據(jù)發(fā)送模塊，所述的數(shù)據(jù)存儲模塊通過數(shù)字接口連接FPGA主控模塊，所述的數(shù)據(jù)發(fā)送模塊通過數(shù)字接口連接FPGA主控模塊，所述的接收主機通過差分串口連接數(shù)據(jù)發(fā)送模塊。

所述的雷達(dá)前端，用于發(fā)射調(diào)頻連續(xù)波，接收目標(biāo)反射回波并傳送至A/D采集模塊，將慣性導(dǎo)航信息傳送至命令通信模塊，并接收命令通信模塊回傳的指令。

所述的A/D采集模塊，用于對前端的調(diào)頻連續(xù)波模擬信號進(jìn)行采樣，將其轉(zhuǎn)變成數(shù)字信號，并將采樣后的數(shù)據(jù)送給FPGA主控模塊進(jìn)行處理。

所述的命令通信模塊，用于接收雷達(dá)前端發(fā)送的慣性導(dǎo)航參數(shù)，并將FPGA反饋的增益調(diào)節(jié)信號與發(fā)射機開機指令傳給雷達(dá)前端。

所述的FPGA主控模塊，用于完成數(shù)據(jù)整理功能、命令解算功能、距離向脈沖壓縮功能和成像運算功能；數(shù)據(jù)整理功能實現(xiàn)對接收到的數(shù)字化回波信號進(jìn)行整理，命令解算功能實現(xiàn)對接收到的慣性導(dǎo)航參數(shù)進(jìn)行串并轉(zhuǎn)換、校驗，距離向脈沖壓縮功能實現(xiàn)根據(jù)處理后的導(dǎo)航參數(shù)完成距離向脈沖壓縮，成像運算功能實現(xiàn)對距離向脈沖壓一縮數(shù)據(jù)進(jìn)行多普勒調(diào)頻率運算、多普勒中心估計和方位向脈沖壓縮處理，以獲得成像結(jié)果數(shù)據(jù)。

所述的數(shù)據(jù)存儲模塊，用于存儲FPGA主控模塊生成的臨時數(shù)據(jù)。

所述的數(shù)據(jù)發(fā)送模塊，用于接收FPGA主控模塊傳送來的圖像數(shù)據(jù)，并將數(shù)據(jù)通過一對串口差分?jǐn)?shù)據(jù)線發(fā)送至接收主機。

所述的接收主機，用于接收成像結(jié)果數(shù)據(jù)，通過界面顯示程序?qū)邮盏降某上駭?shù)據(jù)進(jìn)行繪圖，并在顯示器上實時顯示圖像。

本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點：

第一，本發(fā)明的控制和信號處理以FPGA為核心，完成距離向脈沖壓縮，多普勒調(diào)頻率運算、多普勒中心估計和方位向脈沖壓縮，充分利用了FPGA并行運算能力強的特點，克服了現(xiàn)有技術(shù)由于使用多片F(xiàn)PGA、多個DSP、多塊板卡而造成的系統(tǒng)結(jié)構(gòu)繁雜、體積較大、功耗高的缺點，使得本發(fā)明結(jié)構(gòu)簡單，體積較小，功耗低，硬件可靠性增強。