[發明專利]后道工序(BEOL)互連方案

有效

• 申請號: 201310190400.9
• 申請日: 2013-05-21
• 公開（公告）號: CN103996652B
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 郭啟良;郭子駿;李香寰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

技術領域

本發明涉及半導體技術領域，更具體地，涉及后道工序互連方案。

背景技術

現代集成芯片包含成百萬個半導體器件。通過形成在集成芯片上的器件上方的后道工序(back-end-of-the line)金屬互連層來電互連半導體器件。典型的集成芯片包括多個后道工序金屬互連層，該多個后道工序金屬互連層包括與金屬接觸件(即通孔)垂直連接在一起的不同尺寸的金屬線。

通常使用雙鑲嵌工藝來形成后道工序金屬互連層。在雙鑲嵌工藝中，在半導體襯底的表面上沉積介電材料(例如，低k電介質、極低k電介質)。然后選擇性地蝕刻介電材料以在用于通孔層和鄰接的金屬層的介電材料中形成空腔。在典型的先通孔雙鑲嵌工藝中，首先在介電材料中蝕刻通孔，然后在通孔的頂部形成金屬線溝槽。在形成通孔和溝槽之后，在空腔內沉積擴散阻擋層和晶種層。然后使用電化學鍍層工藝用金屬(例如銅)同時填充通孔和金屬溝槽。最后，使用化學機械拋光工藝平坦化襯底的表面以去除任何多余的金屬。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種形成金屬后道工序互連層的方法，包括：

在半導體襯底上沉積一個或多個自組裝單層以限定金屬互連層區域；

在所述金屬互連層區域內的半導體襯底上選擇性地沉積包括多個金屬結構的金屬互連層；以及

在所述多個金屬結構之間的區域中的半導體襯底上沉積層間介電層。

在可選實施例中，沉積所述一個或多個自組裝單層包括：在下面的層間介電層上選擇性地沉積第一自組裝單層(SAM)；在下面的金屬互連層上選擇性地沉積第二自組裝單層(SAM)；將所述半導體襯底選擇性地暴露于紫外輻射圖案，其中所述紫外輻射圖案降解所述第一SAM的一部分或所述第二SAM的一部分；以及，去除所述第一SAM或所述第二SAM的被降解部分以形成金屬互連層區域。

在可選實施例中，所述第一SAM包括：頭基，包含三氯化硅(SiCl₃)或三甲氧基甲硅烷(Si(OCH₃)₃)；烷基鏈；以及，端基，包含甲基。

在可選實施例中，所述第二SAM包括：頭基，包含巰基或硫醇；烷基鏈；以及，端基，包含甲基。

在可選實施例中，所述金屬互連層包括通過化學鍍工藝沉積的銅金屬或合金。

在可選實施例中，所述方法進一步包括：在所述金屬互連層區域中沉積鈀層。

在可選實施例中，所述方法進一步包括：在所述化學鍍工藝期間在銅金屬中加入合金摻雜物，其中所述合金摻雜物被配置成與層間介電材料反應以在所述金屬互連層和所述層間介電材料之間形成自成形阻擋層。

在可選實施例中，所述合金摻雜物包括鎂(Mg)、鋁(Al)、鉻(Cr)、錳(Mn)、鈦(Ti)、鋯(Zr)、銀(Ag)、鈮(Nb)、硼(B)、銦(In)、錫(Sn)和鉬(Mo)中的一種或多種。

在可選實施例中，所述方法進一步包括：在形成所述層間介電材料之后對所述半導體襯底進行退火，對所述半導體襯底進行退火形成所述自成形阻擋層。

在可選實施例中，所述第一SAM和所述第二SAM沉積為具有基本相同的厚度。

根據本發明的另一方面，還提供了一種形成后道工序(BEOL)金屬互連層的方法，包括：

在位于襯底上的下面的第一層間介電層上選擇性地沉積第一自組裝單層膜(SAM)；

在位于所述襯底上的下面的金屬互連層上選擇性地沉積第二自組裝單層膜(SAM)；

將所述第一SAM或所述第二SAM選擇性地暴露于輻射，其中所述輻射使所述第一SAM或所述第二SAM的一部分被降解；

去除所述第一SAM或所述第二SAM的被降解部分；

化學鍍金屬和合金摻雜物以在所述第一SAM或所述第二SAM的被去除區域形成包括一個或多個金屬結構的第一金屬互連層；

在所述多個金屬結構之間的區域中的襯底上選擇性地形成第二層間介電層；以及

在形成所述第二層間介電層之后對所述襯底進行退火，對所述襯底進行退火在所述多個金屬結構和所述第二層間介電層之間形成自成形阻擋層。

在可選實施例中，所述方法進一步包括：在去除所述第一SAM或所述第二SAM的被降解部分之后選擇性地沉積鈀層。