[發明專利]柵極介電層保護

有效

• 申請號: 201310189992.2
• 申請日: 2013-05-21
• 公開（公告）號: CN104183595B
• 公開（公告）日: 2017-05-24
• 發明（設計）人: M·G·普拉布;M·I·納塔拉延;賴大偉;單毅
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L29/78;H01L21/77
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本發明是關于一種柵極介電層保護。

背景技術

高壓積聚發生于靜電放電（electrostatic discharge；ESD）事件期間集成電路（integrated circuit；IC）的輸入輸出（input/output；I/O）墊。該高壓積聚可導致輸入級晶體管的柵極介電層損壞。例如，若該輸入級晶體管的柵極至襯底電壓大于該柵極介電層的擊穿電壓（V_BD），則可能使該晶體管產生缺陷。

保護柵極介電層的傳統技術包括使用鉗位電路（clamping circuit）以限制該柵極介電層兩端的電壓。不過，傳統技術對較新技術的柵極介電層的保護不是很有效。其原因在于該鉗位電路的觸發電壓大于該柵極介電層的擊穿電壓V_BD。例如，開啟(switch on)該鉗位電路時，該柵極介電層兩端的電壓已大于V_BD。

因此希望提供柵極介電層保護，以充分避免該柵極介電層兩端的電壓高于V_BD。

發明內容

本發明的實施例通常涉及半導體裝置以及形成裝置的方法。在一實施例中，揭露一種裝置。該裝置包括晶體管，其具有位于襯底上的柵極。該柵極包括位于柵極介電層上方的柵極電極。該裝置還包括耦接至該晶體管的柵極介電層保護模塊。該柵極介電層保護模塊于啟動時提供保護偏置(bias)，以將該柵極與襯底之間的電壓差（V_DIFF）降至低于該柵極介電層的擊穿電壓（V_BD）。

在另一實施例中，提供一種形成裝置的方法。該方法包括形成晶體管，該晶體管具有位于襯底上的柵極。該柵極包括位于柵極介電層上方的柵極電極。該方法還包括形成耦接至該晶體管的柵極介電層保護模塊。該柵極介電層保護模塊于啟動時提供保護偏置，以將該柵極與襯底之間的電壓差（V_DIFF）降至低于該柵極介電層的擊穿電壓（V_BD）。

在又一實施例中，揭露一種保護柵極介電層的方法。該方法包括提供風險晶體管(transistor at risk)。形成耦接至該風險晶體管的保護模塊。啟動該保護模塊以提供保護偏置，從而將該風險晶體管的柵極與襯底之間的電壓差（V_DIFF）降至低于該風險晶體管的柵極介電層的擊穿電壓（V_BD）。

在參照下面的說明及附圖后，這里所揭露的實施例的上述以及其它優點和特征將變得更加清楚。而且，應當理解，這里所述不同實施例的特征并不相互排斥，而是可作各種組合與排列。

附圖說明

附圖中類似的附圖標記通常代表不同視圖中的相同組件。另外，該些附圖并不一定按比例繪制，其重點在于說明本發明的原理。在下面的說明中，參照附圖對本發明的不同實施例進行描述，其中：

圖1顯示一裝置的實施例的部分的方塊圖；

圖2a至圖2b顯示柵極介電層保護模塊的實施例；以及

圖3a至圖3d顯示ESD保護電路的不同實施例。

具體實施方式

本發明的實施例通常涉及半導體裝置。在一實施例中，該些裝置包括保護模塊。例如，在ESD事件期間啟動該保護模塊以保護風險晶體管的柵極介電層免遭該ESD事件損壞。例如，該些裝置可為任意類型的半導體裝置，例如集成電路（IC）。該些集成電路可包含于例如電子產品、電腦、手機以及個人數字助理（personal digital assistant；PDA）中或與其一起使用。該些裝置還可包含于其它類型的產品中。

圖1顯示裝置100的實施例的部分。如圖所示，該部分包括內部電路或單元120。該單元耦接于第一及第二功率軌線102、104之間。該第一功率軌線可為V_DD（工作電壓）且該第二功率軌線可為V_SS（接地）。還可使用其它配置的功率軌線。該單元耦接至該裝置的焊墊110。在一實施例中，該焊墊為I/O墊。該I/O接收I/O信號。例如，該I/O信號可為輸入信號或雙向信號。還可使用其它類型的焊墊。