[發明專利]一種CMOS圖像傳感器有效
| 申請號: | 201310182017.9 | 申請日: | 2013-05-16 |
| 公開(公告)號: | CN103248843A | 公開(公告)日: | 2013-08-14 |
| 發明(設計)人: | 馬建斌;曠章曲;唐冕;陳杰;劉志碧 | 申請(專利權)人: | 北京思比科微電子技術股份有限公司 |
| 主分類號: | H04N5/374 | 分類號: | H04N5/374;H04N5/3745 |
| 代理公司: | 北京凱特來知識產權代理有限公司 11260 | 代理人: | 鄭立明;趙鎮勇 |
| 地址: | 100085 北京市海*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 cmos 圖像傳感器 | ||
技術領域
本發明涉及半導體制造領域,尤其涉及一種CMOS圖像傳感器。
背景技術
受益于半導體工藝快速發展,集成電路尺寸越來越小。隨著集成電路尺寸的進一步減小,集成電路尺寸將受制于集成電路管腳(PIN)數。因此,需要減小集成電路管腳數,從而縮小集成電路尺寸。
如圖1所示,現有技術中的CMOS圖像傳感器包括:像素陣列、采樣電路、邏輯電路和放大器,且至少需要時鐘信號管腳CLK,電源管腳VDD,輸出管腳AOP和AON,同步信號管腳SYNC,和地管腳GND才能夠完成基本功能。其中,像素陣列與采樣電路相連,采樣電路通過兩個放大器分別與輸出管腳AOP和AON相連;邏輯電路的兩端分別與時鐘信號管腳CLK與同步信號管腳SYNC相連;電源管腳VDD與地管腳GND分別連接在芯片兩端。
現有技術的芯片中的CLK管腳為芯片內部電路提供時鐘信號;SYNC管腳為芯片輸出圖像數據信號的同步信號,它標識有效輸出數據的開始和結束;AOP和AON是輸出管腳,其中AOP輸出像素的復位電壓,AON輸出像素曝光后的信號電壓。因此,現有技術中至少需要6個管腳完成CMOS圖像傳感器的基本功能,從而增大了集成電路的尺寸。
隨著半導體工藝的日益發展,如何在不影響傳感器基本功能的情況下,減少電路管腳數并進一步縮小集成電路的尺寸成為現在研究的熱點課題。
發明內容
本發明的目的是提供一種CMOS圖像傳感器,減小集成電路管腳數,并進一步縮小集成電路的尺寸。
本發明的目的是通過以下技術方案實現的:
一種CMOS圖像傳感器,包括像素陣列、采樣電路、邏輯電路和放大器,還包括:時鐘產生器、輸出管腳AON與輸出管腳AOP;所述時鐘產生器與邏輯電路相連,用于為電路內部提供時鐘信號;所述AON與AOP分別與一放大器相連,用于輸出圖像數據及圖像數據的同步信號。
由上述本發明提供的技術方案可以看出,通過采用管腳復用技術,對輸出管腳AON與輸出管腳AOP進行再次利用,使其原來的固定單一功能得以擴展,使得一個管腳可以實現多個功能,極大的減少了管腳數目,對減小集成電路的尺寸具有重大意義。
附圖說明
為了更清楚地說明本發明實施例的技術方案,下面將對實施例描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發明的一些實施例,對于本領域的普通技術人員來講,在不付出創造性勞動的前提下,還可以根據這些附圖獲得其他附圖。
圖1為本發明背景技術中提供的現有技術中CMOS圖像傳感器的示意圖;
圖2為本發明實施例中提供的一種CMOS圖像傳感器的示意圖;
圖3為本發明實施例中提供的CMOS圖像傳感器信號傳輸的示意圖。
具體實施方式
下面結合本發明實施例中的附圖,對本發明實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例僅僅是本發明一部分實施例,而不是全部的實施例。基于本發明的實施例,本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例,都屬于本發明的保護范圍。
實施例
圖2為本發明實施例中提供的一種CMOS圖像傳感器的示意圖。如圖2所示,該傳感器主要包括:像素陣列、采樣電路、邏輯電路和放大器、時鐘產生器、輸出管腳AON與輸出管腳AOP;所述時鐘產生器與邏輯電路相連,用于為電路內部提供時鐘信號;所述AON與AOP分別與一放大器相連,用于輸出圖像數據及圖像數據的同步信號。
其中,所述AON與AOP用于輸出圖像數據及輸出圖像數據的同步信號包括:所述AON與AOP包括忙碌與空閑狀態;當其處于忙碌狀態時用于輸出圖像數據;當其處于空閑狀態時用于輸出圖像數據的同步信號,該同步信號包括圖像數據的幀頭、行頭與行尾。
輸出所述圖像數據的幀頭包括:當所述AON輸出信號為高電平,且AOP的輸出為N個時鐘周期時,輸出為圖像數據的幀頭。
輸出所述圖像數據的行頭包括:當所述AON輸出信號為高電平,且AOP的輸出為M個時鐘周期時,輸出為圖像數據的行頭;其中,N不等于M,且N與M均為大于1的正整數。
輸出所述圖像數據的幀頭或行頭還包括:當AON輸出信號從低電平變為高電平時開始輸出,從高電平變為低電平時終止輸出。
當所述AON與AOP輸出為圖像數據或圖像數據的幀頭或行頭時,通過外部設備對所述圖像數據所述圖像數據的幀頭或所述圖像數據的行頭進行采樣檢測獲取電路內部時鐘信號的頻率與相位。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京思比科微電子技術股份有限公司,未經北京思比科微電子技術股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310182017.9/2.html,轉載請聲明來源鉆瓜專利網。





