[發明專利]延遲輸入信號的電路和方法,顯微鏡和控制其的方法有效
| 申請號: | 201310181159.3 | 申請日: | 2013-05-16 |
| 公開(公告)號: | CN103427805A | 公開(公告)日: | 2013-12-04 |
| 發明(設計)人: | 索爾斯騰·科斯特 | 申請(專利權)人: | 萊卡微系統CMS有限責任公司 |
| 主分類號: | H03K5/13 | 分類號: | H03K5/13;G02B21/00 |
| 代理公司: | 北京清亦華知識產權代理事務所(普通合伙) 11201 | 代理人: | 宋融冰 |
| 地址: | 德國*** | 國省代碼: | 德國;DE |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 延遲 輸入 信號 電路 方法 顯微鏡 控制 | ||
1.一種用于可控地延遲輸入信號的電路,所述電路包括第一延遲單元(1)和第二延遲單元(2),所述輸入信號(PULS_IN)被輸入至所述第一延遲單元(1),所述第一延遲單元(1)將所述輸入信號(PULS_IN)延遲第一時鐘信號(CLK1)的k個周期以產生值xt_k,并將所述值xt_k傳輸至所述第二延遲單元(2),其中,
所述第二延遲單元(2)包括轉換器(3)和第二移位寄存器(4),所述轉換器(3)通過n個導線與所述第二移位寄存器(4)連接,
所述值xt_k和值xt_k-1輸入至所述轉換器(3),xt_k-1為被延遲所述第一時鐘信號(CLK1)的k-1個周期的所述輸入信號(PULS_IN),
所述轉換器(3)配置為使得值xt_k-1輸入至導線1至m,值xt_k輸入至導線m+1至n,其中1≤m≤n,以及
所述第二移位寄存器(4)將輸入至導線1至n的值作為所述電路的輸出信號(PULS_OUT)連續地輸出。
2.根據權利要求1所述的電路,其中,所述第二移位寄存器(4)使用第二時鐘信號(CLK2)同步,所述第二時鐘信號(CLK2)通過TCLK1:TCLK2=n:1的方式產生。
3.根據權利要求1或2所述的電路,其中,所述第一延遲單元(1)包含第一移位寄存器,所述第一移位寄存器的有效長度k通過第一控制值(p)可控。
4.根據權利要求1-3中任一項所述的電路,其中,所述轉換器(3)包括組合邏輯單元(5)。
5.根據權利要求1-4中任一項所述的電路,其中,第二控制值(q)輸入至所述轉換器(3)的輸入端,xt_k-1輸出和xt_k輸出之間的界限m因此通過所述第二控制值(q)被限定和控制。
6.根據權利要求3-5中任一項所述的電路,其中,所述電路包含產生和輸出所述第一控制值(p)和所述第二控制值(q)的控制器件。
7.根據權利要求1-6中任一項所述的電路,其中,所述第一延遲單元(1)將xt_k和xt_k-1傳輸至所述第二延遲單元(2)。
8.根據權利要求1-7中任一項所述的電路,其中,所述第一時鐘信號(CLK1)輸入至所述第二移位寄存器(4)的輸入端,所述第二移位寄存器(4)優選地配置為使得在所述第一時鐘信號(CLK1)的每個上升邊緣,將輸入至導線1至n的邏輯值傳送至所述第二移位寄存器(4)。
9.一種用于可控地延遲輸入信號的方法,包含步驟:
將所述輸入信號(PULS_IN)通過第一延遲單元(1)延遲第一時鐘信號(CLK1)的k個周期以獲得值xt_k,
其特征在于進一步包含步驟:
將所述值xt_k傳輸至轉換器(3),
將值xt_k-1傳輸至轉換器(3),xt_k-1為被延遲所述第一時鐘信號(CLK1)的k-1個周期的所述輸入信號(PULS_IN),
通過所述轉換器(3)輸出導線1至m上的所述值xt_k-1,其中1≤m≤n,
通過所述轉換器(3)輸出導線m+1至n上的所述值xt_k,
將輸入至導線1至n的值傳輸至第二移位寄存器(4),以及
通過所述第二移位寄存器(4)將輸入至導線1至n的值作為輸出信號(PULS_OUT)連續地輸出。
10.一種用于研究樣本的顯微鏡,所述顯微鏡包含用于照明所述樣本的激光光源(5)和用于檢測來自所述樣本的檢測光(7)的檢測器件(8),
其中,第一控制信號(11)用于控制所述激光光源產生的照明激光束(6),第二控制信號(12)用于控制所述檢測器件(8),所述第一控制信號(11)作為輸入信號(PULS_IN)輸入至根據權利要求1-8中任一項所述的電路,所述第二控制信號(12)由所述電路的所述輸出信號(PULS_OUT)構成。
11.一種用于控制顯微鏡的方法,所述顯微鏡具有激光光源(5)和檢測器件(8),通過第一控制信號(11)控制所述激光光源(5),通過第二控制信號(12)控制所述檢測器件(8),
通過使用根據權利要求9所述的方法將所述第一控制信號(11)可控地延遲以產生所述第二控制信號(12),將所述第一控制信號(11)作為輸入信號(PULS_IN)輸入至所述第一延遲單元(1),所述第二控制信號(12)由所述第二移位寄存器(4)的所述輸出信號(PULS_OUT)構成。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于萊卡微系統CMS有限責任公司,未經萊卡微系統CMS有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310181159.3/1.html,轉載請聲明來源鉆瓜專利網。





