[發明專利]使用減少數量間隔件形成以嵌埋半導體材料作為源極/漏極區的半導體設備的方法有效
| 申請號: | 201310176419.8 | 申請日: | 2013-05-14 |
| 公開(公告)號: | CN103426822A | 公開(公告)日: | 2013-12-04 |
| 發明(設計)人: | S·弗萊克豪斯基;R·P·米卡羅;J·亨治爾 | 申請(專利權)人: | 格羅方德半導體公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L21/336 |
| 代理公司: | 北京戈程知識產權代理有限公司 11314 | 代理人: | 程偉;王錦陽 |
| 地址: | 英屬開曼群*** | 國省代碼: | 開曼群島;KY |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 使用 減少 數量 間隔 形成 半導體材料 作為 漏極區 半導體設備 方法 | ||
技術領域
一般來說,本發明是關于復雜的半導體設備的制造,以及,更具體地,使用包含了減少的間隔件的新式工藝流程以形成半導體設備的各種方法。?
背景技術
先進集成電路(如中央處理器、儲存設備、ASIC(特定應用集成電路)等及其類似者)需要根據特定的電路布局在給定的芯片面積中形成大量的電路組件。金屬氧化物場效晶體管(MOSFETs?or?FETs)代表一種實質上決定集成電路的效能的電路組件的重要類型。FET(無論是NFET或PFET)典型為一種設備,其包括源極區、漏極區、位于源極區和漏極區之間的信道區,以及位于信道區上的柵極電極。柵極絕緣層位于柵極電極與將形成于基板中的信道區之間。與源極區和漏極區有電性接觸,并且通過控制施加到柵極電極的電壓控制通過FET的電流。若無施加到柵極電極的電壓,那么就無電流通過設備(忽略不期望的漏電流,這是相對小的)。然而,當施加適當的電壓到柵極電極時,信道區變成導電性,以及電流被允許通過導電性信道區流過源極區和漏極區之間。傳統上,FET一直是實質上平面的設備,但類似的操作原則適用于更多三維FET結構,和通常稱為鰭式場效晶體管(FinFET)的設備。?
晶體管的形成通常包含進行一個或多個離子植入工藝以形成各種摻雜區于基板中,如暈植入區、延伸植入區和深源極/漏極植入區。在許多的情況下,一個或多個間隔件是形成相鄰于柵極電極結構以利控制各種植入區的位置。通常情況下,這些間隔件是由氮化硅制成以促進加工。更具體地,往往是選擇氮化硅,因為它相對于硅基板和下方二氧化硅襯墊層(當氮化硅被移除時,通常作為蝕刻停止層)可以很?容易地被蝕刻,從而被移除。?
圖1A到圖1G描繪一個用于形成半導體設備100的示范性的背景技術的工藝流程,該半導體設備100使用示范性的氮化硅間隔件的組合而包括示范性PFET晶體管100P和示范性NFET晶體管100N。如圖1A中所示,工藝開始于在被示范性淺溝槽隔離結構12所分開的基板10區中和上的PFET晶體管100P和NFET晶體管100N形成示范性柵極結構14。柵極結構14一般包括柵極絕緣層14A和一個或多個導電性柵極電極層14B。由如氮化硅材料制成的柵極帽蓋層16形成于柵極結構14之上。也描繪于圖1A中為示范性襯墊層18,由具有約3至5納米厚度的如二氧化硅的材料所制成,其共形地(conformally)沉積在設備100上。描繪此處的柵極結構14是意圖在本質上為示意性和代表性的,因為使用在柵極結構14的建構材料對比于NFET晶體管100N來說是不同于PFET晶體管100P的,例如PFET晶體管100P可具有多個導電性金屬層等。柵極絕緣層14A可包括各種材料,如二氧化硅、氮氧化硅、高介電常數(介電常數值大于10)絕緣材料。柵極電極層14B可包括一個或多個導電性材料層,如多晶硅、金屬...等。描繪于圖1A的結構可通過進行各種己知技術而形成。例如,構成柵極絕緣層14A、柵極電極層14B和柵極帽蓋層16的材料層可毯覆式地沉積于基板10之上,以及,之后通過圖案化掩模層(未圖標)進行一個或多個蝕刻工藝以定義描繪于圖1A的基本結構。之后,執行共形沉積工藝以形成襯墊層18。?
圖1B描繪在已進行數道工藝操作后的設備100。更具體地,針對PFET晶體管100P和NFET晶體管100N二者,具有基部寬度約5-10納米的示范性第一側壁間隔件20(例如,氮化硅)是形成于相鄰于襯墊層18。第一間隔件20可通過沉積一層間隔件材料然后進行非等向性蝕刻工藝而形成。氧化物襯墊層18的曝露水平部分在間隔件20形成后被移除。接著,掩模層(未圖標),如光阻掩模,是形成為覆蓋NFET晶體管100N和曝露PFET晶體管100P以提供進一步加工。然后,對曝露的PFET晶體管100P進行一個或多個離子植入工藝以形成在基板10中的各種摻雜區。更具體地說,在圖1B描繪的要點處,可使用N型摻雜物材料進行成角度的離子植入工藝以形成所謂的暈植入區21P?于基板10中以提供給PFET晶體管100P,以及可使用P型摻雜物材料進行另一垂直離子植入工藝以形成延伸植入區23P以提供給PFET晶體管100P。此后,非??焖俚耐嘶鸸に?,如雷射退火工藝,可在溫度約1250℃下進行約10毫秒左右以在隸屬于上述討論的離子植入工藝中的區域修復損壞的基板10的晶格結構。植入區21P、23P是示意性地描繪,而它們位于它們在退火工藝進行后,一些植入的摻雜物材料的遷移可能己發生的位置。?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于格羅方德半導體公司,未經格羅方德半導體公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310176419.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:大厚度板雙曲度冷加工模具
- 下一篇:一種盤拉機拔線裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





