[發明專利]硅基高遷移率溝道CMOS的制備方法

有效

• 申請號: 201310176286.4
• 申請日: 2013-05-14
• 公開（公告）號: CN103258796A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 周旭亮;于紅艷;李士顏;潘教青;王圩
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 湯保平

1.一種硅基高遷移率溝道CMOS的制備方法，包括以下步驟：

步驟1：在硅襯底上采用UHVCVD設備生長鍺層；

步驟2：將生長了鍺層的硅襯底放入MOCVD反應室中，進行第一次退火；

步驟3：在鍺層上依次生長低溫砷化鎵成核層和高溫砷化鎵層，形成樣品；

步驟4：將樣品進行拋光，同時清洗MOCVD反應室和樣品舟；

步驟5：再將樣品放入MOCVD反應室，進行第二次退火；

步驟6：在高溫砷化鎵層上生長砷化鎵緩沖層和InGaP半絕緣層；

步驟7：在InGaP半絕緣層上生長nMOSFET結構；

步驟8：在nMOSFET結構上采用PECVD技術生長二氧化硅層；

步驟9：從二氧化硅層的上表面選區向下刻蝕，刻蝕深度到達鍺層內，形成臺面，未刻蝕的區域為III-V族區，臺面部分為鍺區；

步驟10：在III-V族區和鍺區之間以及同一區不同器件區域之間制作隔離絕緣墻；

步驟11：在nMOSFET結構上以及鍺層的臺面上進行源、柵和漏工藝，完成CMOS的制備。

2.根據權利要求1所述的硅基高遷移率溝道CMOS的制備方法，其中硅襯底為偏[011]方向4°的(100)襯底，尺寸可以為2英寸至12英寸。

3.根據權利要求1所述的硅基高遷移率溝道CMOS的制備方法，其中第一次退火的溫度在700℃以上，退火時間在20分鐘至30分鐘，第二次退火溫度與高溫砷化鎵層、砷化鎵緩沖層、InGaP半絕緣層和nMOSFET結構的生長溫度相同，在630℃至660℃之間，退火時間為10分鐘至20分鐘，兩次退火均在砷烷保護下進行。

4.根據權利要求1所述的硅基高遷移率溝道CMOS的制備方法，其中高溫砷化鎵層和砷化鎵緩沖層的生長條件相同：生長速率為0.4nm/s至0.6nm/s，V/III為40至60；厚度范圍分別為300nm至400nm、100nm至200nm。

5.根據權利要求1所述的硅基高遷移率溝道CMOS的制備方法，其中拋光去除砷化鎵厚度小于100nm，拋光后達到的粗糙度小于0.5nm。

6.根據權利要求1所述的硅基高遷移率溝道CMOS的制備方法，其中生長半絕緣InGaP層與鍺層是晶格匹配的，其生長速率是0.1nm/s-0.25nm/s，V/III為75-125。

7.根據權利要求1所述的硅基高遷移率溝道CMOS的制備方法，其中nMOSFET結構7的生長順序依次包括：Al_0.3Ga_0.7As勢壘層71、In_0.25Ga0.75As溝道層72、In_0.49Ga_0.51P刻蝕停止層73和GaAs摻雜接觸層74。

8.根據權利要求7所述的硅基高遷移率溝道CMOS的制備方法，其中在Al_0.3Ga0.7As勢壘層71中進行硅的delta摻雜。

9.根據權利要求1所述的硅基高遷移率溝道CMOS的制備方法，其中臺面21與鍺層2的上表面的高度差為50nm至100nm。