[發(fā)明專利]一種實(shí)時高清視頻圖像轉(zhuǎn)置器

有效

• 申請?zhí)枺?/td>: 201310173854.5
• 申請日: 2013-05-13
• 公開（公告）號: CN103237157A
• 公開（公告）日: 2013-08-07
• 發(fā)明（設(shè)計）人: 劉然;田逢春;譚偉敏;譚迎春;李博樂;黃揚(yáng)帆;甘平;黃振偉;曹東華;謝輝;邰國欽
• 申請（專利權(quán)）人: 四川虹微技術(shù)有限公司;重慶大學(xué)
• 主分類號: H04N5/14
• 分類號: H04N5/14
• 代理公司: 成都行之專利代理事務(wù)所(普通合伙) 51220
• 代理人: 溫利平

1.一種實(shí)時高清視頻圖像轉(zhuǎn)置器，其特征在于，包括：數(shù)據(jù)組合模塊、多口內(nèi)存控制模塊、內(nèi)存條以及數(shù)據(jù)拆分模塊；

在數(shù)據(jù)組合模塊中，有n片塊RAM，每片塊RAM用來存儲一行8bit的圖像數(shù)據(jù)，所以，數(shù)據(jù)組合子模塊中一次一共可以存儲n行8bit的圖像數(shù)據(jù)；

n片塊RAM依次對前n行8bit的圖像數(shù)據(jù)進(jìn)行存儲，當(dāng)存滿n行8bit的圖像數(shù)據(jù)時，數(shù)據(jù)組合子模塊將n片塊RAM中的數(shù)據(jù)，即n行8bit的圖像數(shù)據(jù)，依次同時讀出并組合為一個個的n×8bit的圖像數(shù)據(jù)即同一列的n個8bit的圖像數(shù)據(jù)組合為一個n×8bit的圖像數(shù)據(jù)送給后面的多口內(nèi)存控制子模塊；多口內(nèi)存控制模塊將數(shù)據(jù)組合模塊傳過來的按列組合的n×8bit的圖像數(shù)據(jù)寫入到內(nèi)存條中，其中，寫入起始地址采用基地址加偏移量的方式進(jìn)行計算，偏移量從0開始，每存儲一次n×8bit的圖像數(shù)據(jù)，則偏移量增加：

(H/n)×data_width；

完成n行8bit的圖像數(shù)據(jù)的存儲后，基地址增加data_width，對下n行8bit的圖像數(shù)據(jù)進(jìn)行相同的處理，這樣不斷重復(fù)，直到整幅圖像數(shù)據(jù)存儲完畢；

整幅圖像數(shù)據(jù)存儲完畢后，多口內(nèi)存控制模塊讀取內(nèi)存條中存儲的n×8bit的圖像數(shù)據(jù)給數(shù)據(jù)拆分模塊，讀起始地址采用基地址加偏移量的方式進(jìn)行計算，偏移量從0開始，每讀取一次n×8bit的圖像數(shù)據(jù)，則偏移量增加data_width；數(shù)據(jù)拆分模塊將H/n次讀取的n×8bit的圖像數(shù)據(jù)都進(jìn)行拆分，然后依次輸出，得到按列輸出的8bit的圖像數(shù)據(jù)，其中拆分是將n×8bit的圖像數(shù)據(jù)拆分為n個8bit的圖像數(shù)據(jù)；數(shù)據(jù)拆分模塊將每H/n次讀取的n×8bit的圖像數(shù)據(jù)進(jìn)行拆分和輸出，得到行列轉(zhuǎn)置圖像。

2.根據(jù)權(quán)利要求1所示的圖像轉(zhuǎn)置器，其特征在于，所述的內(nèi)存條為DDR2內(nèi)存條；

在數(shù)據(jù)組合模塊中有16片塊RAM，組合的圖像數(shù)據(jù)為128bit；在多口內(nèi)存控制模塊控制下，該128bit圖像數(shù)據(jù)是以4列為單位進(jìn)行寫入和讀取即每次存儲到DDR2內(nèi)存條的128bit圖像數(shù)據(jù)到存入了四個，每次從DDR2內(nèi)存條讀取也讀取四個即4列圖像數(shù)據(jù)，送給后面的數(shù)據(jù)拆分模塊，其中存儲一次128bit的圖像數(shù)據(jù)所占地址單元的個數(shù)為8；

在數(shù)據(jù)拆分模塊中包含有4片塊RAM，首先，將輸入進(jìn)來4列圖像數(shù)據(jù)即4個128bit圖像數(shù)據(jù)拆分成單列數(shù)據(jù)，然后，把拆分后的單列圖像數(shù)據(jù)再拆分為8bit的圖像數(shù)據(jù)分別存入4片塊RAM中，最后，順序讀取4片塊RAM，使得8bit的圖像數(shù)據(jù)逐列的輸出。

3.根據(jù)權(quán)利要求1所示的圖像轉(zhuǎn)置器，其特征在于，對塊RAM的讀操作是分兩次進(jìn)行的，第1次同時讀取16片塊RAM的前一半數(shù)據(jù)，第2次同時讀取塊RAM的后一半數(shù)據(jù)，兩次讀操作間隔4000ns。

4.根據(jù)權(quán)利要求1所示的圖像轉(zhuǎn)置器，其特征在于，所述的基地址有2基地址值，對應(yīng)兩個圖像存儲區(qū)即可存2幀，基地址則是在每遇到一個場同步的上升沿更換為另一個基地址值，通過修改基地址值來確定往哪個存儲區(qū)寫入圖像數(shù)據(jù)；

讀DDR2是在前一幀寫完之后，才開始讀取該幀，當(dāng)?shù)谝粠瑢懲曛螅趯懙诙臅r候，才開始讀取第一幀的數(shù)據(jù)，在寫第三幀的時候，才開始讀取第二幀的數(shù)據(jù)，以此類推，這通過修改讀寫起始地址的基地址值實(shí)現(xiàn)即兩個基地址值分別用來計算讀寫起始地址，然后一幀后交替，在計算讀寫起始地址。