[發(fā)明專利]一種四核處理器系統(tǒng)共享單一程序存儲(chǔ)器的方法

有效

• 申請?zhí)枺?/td>: 201310173042.0
• 申請日: 2013-05-11
• 公開（公告）號(hào): CN103412848A
• 公開（公告）日: 2013-11-27
• 發(fā)明（設(shè)計(jì)）人: 楊燦美;楊宏周
• 申請（專利權(quán)）人: 中國科學(xué)技術(shù)大學(xué)
• 主分類號(hào): G06F15/167
• 分類號(hào): G06F15/167
• 代理公司: 北京科迪生專利代理有限責(zé)任公司 11251
• 代理人: 成金玉

技術(shù)領(lǐng)域

本發(fā)明涉及一種四核處理器系統(tǒng)共享單一程序存儲(chǔ)器的方法，屬于計(jì)算機(jī)硬件嵌入式技術(shù)。

背景技術(shù)

在多任務(wù)處理器系統(tǒng)中，為了提高信號(hào)的處理速度，需要使用多核處理器系統(tǒng)來工作，文獻(xiàn)【1】，段傳華等人在“DSP中的存儲(chǔ)器共享與快速訪問技術(shù)設(shè)計(jì)”一文實(shí)現(xiàn)了兩片DSP共享DDR?SDRAM，同時(shí)解決了對(duì)共享存儲(chǔ)器的訪問問題，但是這種方法共享機(jī)制簡單直接，只能解決兩核的共享存儲(chǔ)器問題。

發(fā)明內(nèi)容

本發(fā)明技術(shù)解決問題：克服現(xiàn)有技術(shù)的不足，提供一種四核處理器系統(tǒng)共享單一程序存儲(chǔ)器的方法，解決四核處理器系統(tǒng)對(duì)一個(gè)共享存儲(chǔ)器的訪問競爭問題。

本發(fā)明一種四核處理器系統(tǒng)共享單一程序存儲(chǔ)器的方法，結(jié)合了兩種方法——使用雙相時(shí)鐘和存儲(chǔ)器地址按奇偶序號(hào)分堆。其原理圖見附圖1，下面給出四核系統(tǒng)的存儲(chǔ)器共享機(jī)制和訪問競爭仲裁的具體內(nèi)容：

四核處理器系統(tǒng)的四個(gè)處理器分別是Core0，Core1，Core2，Core3，它們在地址總線上對(duì)應(yīng)的存儲(chǔ)器訪問地址為addr0,addr1,addr2,addr3,Core0和Core1屬于集合A1，由時(shí)鐘φ₁驅(qū)動(dòng)，Core2和Core3屬于集合A2，由時(shí)鐘φ₂驅(qū)動(dòng)，共享存儲(chǔ)器SMEM由時(shí)鐘HCLK驅(qū)動(dòng)，φ₁和φ₂是一對(duì)相位相反的時(shí)鐘，頻率是HCLK的一半。由于φ₁和φ₂的相位相反，這樣兩組Cores之間對(duì)存儲(chǔ)器的訪問是獨(dú)立的，互不干擾，因此兩組Cores（即A1和A2）之間不會(huì)產(chǎn)生訪問競爭。這一點(diǎn)由圖3可以很清楚地得到證明。另外系統(tǒng)中每個(gè)處理器的地址總線與數(shù)據(jù)總線共享一根線。下面以四核處理器系統(tǒng)對(duì)存儲(chǔ)器塊的讀取數(shù)據(jù)訪問為例：

Core0，Core1，Core2和Core3共享一個(gè)存儲(chǔ)器SMEM(shared?memory圖1方框內(nèi)部分)，物理SMEM按照特殊的規(guī)則分堆——奇地址和偶地址安排在不同的物理塊中，因此如果每一個(gè)單獨(dú)的Core的地址在任何一個(gè)指令周期是不同的，這樣兩個(gè)在一個(gè)周期內(nèi)共享SMEM的Core之間就不會(huì)存在訪問競爭（Core0和Core1，或Core2和Core3），如圖2上半部分展示的是四核處理器系統(tǒng)的共享存儲(chǔ)器系統(tǒng)組成，共享存儲(chǔ)器分為奇地址塊和偶地址塊。下半部分則是表明只有在同一個(gè)時(shí)鐘驅(qū)動(dòng)下的兩個(gè)Core之間才會(huì)產(chǎn)生訪問競爭，不同時(shí)鐘驅(qū)動(dòng)下的Core之間不會(huì)產(chǎn)生訪問競爭。訪問競爭僅僅發(fā)生在同一組的兩個(gè)Core都訪問SMEM的同一個(gè)位置時(shí)的時(shí)鐘周期內(nèi)。由于仲裁的關(guān)系，兩個(gè)Core中的一個(gè)將被強(qiáng)制等待一個(gè)時(shí)鐘周期，也就是說它的訪問地址應(yīng)該后移一個(gè)Core指令周期而另一個(gè)Core的訪問地址將隨著指令執(zhí)行而改變，在一個(gè)Core的時(shí)鐘周期內(nèi)從SMEM的角度看，兩個(gè)Core的訪問地址將在很大程度上不同，一個(gè)是偶地址，另外一個(gè)極可能是奇地址，因此如果一個(gè)Core訪問的是SMEM的偶地址，另外一個(gè)Core很可能訪問的是SMEM的奇地址，這樣就避免了發(fā)生競爭。如果在指令執(zhí)行一段時(shí)間后系統(tǒng)又發(fā)生了訪問競爭，上述過程將重復(fù)執(zhí)行，這種競爭/仲裁/強(qiáng)制等待的過程將會(huì)伴隨著系統(tǒng)的指令運(yùn)行自動(dòng)進(jìn)行。

具體實(shí)現(xiàn)步驟如下：

（1）在時(shí)鐘φ₁上升沿到來時(shí)，進(jìn)入的是集合A1中Core0和Core1的存儲(chǔ)器讀地址addr0和addr1，將addr0和addr1送至訪問競爭仲裁邏輯及控制信號(hào)產(chǎn)生單元（注：原理見圖1中虛線框部分，具體流程見圖4），產(chǎn)生訪問存儲(chǔ)器類型選擇信號(hào)TPS0和TPS1，訪問存儲(chǔ)器地址奇偶?jí)K選信號(hào)BNS0和BNS1，以及等待狀態(tài)信號(hào)WS0和WS1；在時(shí)鐘φ₂上升沿到來時(shí)，進(jìn)入的是集合A2中Core2和Core3的存儲(chǔ)器讀地址addr2和addr3，將addr2和addr3送至訪問競爭仲裁邏輯及控制信號(hào)產(chǎn)生單元，產(chǎn)生訪問存儲(chǔ)器類型選擇信號(hào)TPS2和TPS3，訪問存儲(chǔ)器地址奇偶?jí)K選信號(hào)BNS2和BNS3，以及等待狀態(tài)信號(hào)WS2和WS3；