[發明專利]電壓電平轉換器

有效

• 申請號: 201310168850.8
• 申請日: 2013-03-13
• 公開（公告）號: CN104052463B
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 王猛
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H03K19/173
• 分類號: H03K19/173
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 陳華成

本發明涉及電壓電平轉換器。電平轉換器包括以第一電壓V_DD1供電的鎖存器。第一和第二開關與第一和第二鎖存器串聯連接，并被交叉耦合以在穩定時段期間保持鎖存器的狀態。在穩定時段的結束時，控制器響應于處于與第一電壓不同的電壓的輸入信號的狀態改變，以去激活第一和第二開關，使得第三和第四開關在轉換時段期間去激活第一和第二鎖存器，隨后改變鎖存器的狀態，并在隨后的穩定時段期間保持改變的狀態。與傳統電平轉換器相比，這避免了在電流消耗與轉換延遲之間的不希望的折衷。

技術領域

本發明涉及數字電子電路，特別是電壓電平轉換器。

背景技術

半導體裝置，例如集成電路(IC)可以利用不止一個電源電壓來操作。例如，半導體裝置可以包括具有不同功能并使用不同電源電壓的內部模塊。可以確定在連接到外部模塊的半導體裝置的輸入/輸出端子的信號電平與所連接的模塊的特性的兼容性，并要求與內部模塊不同的電源電壓。電平轉換器，有時也被稱為電平變換器，是廣泛應用的將信號電平轉換為更高或更低電壓的電路。

電平轉換器的兩個關鍵參數是自身的電流和功率消耗，以及其轉換延遲(輸入信號的變化和輸出信號的相應變化之間的延遲)。電平轉換器的供應電壓是高的，通常在IC中是最高的電壓，使得低電流消耗對于低功率消耗而言是一個特別重要的參數。轉換延遲也很重要，特別是在某些需要快速導通時間的門驅動器應用中更是如此。這些參數往往是矛盾的，已知的電平轉換器在這兩個參數之間進行折衷。因此需要提供一種具有低電流消耗，還具有高轉換速度的電平轉換器。

附圖說明

本發明以示例的方式進行說明，并不限制于附圖中所示的實施例，在附圖中相同的參考符號表示相似的元件。附圖中的元件是出于簡化和清晰的目的示出的，并不需更按照比例描繪。

圖1是已知的電平轉換器的示意電路圖；

圖2是出現在圖1的電平轉換器的操作中的信號的時序圖；

圖3是根據本發明的一個實施例，采取示例方式給出的電平轉換器的示意電路圖；

圖4是出現在圖3的電平轉換器的操作中的信號的時序圖；

圖5是圖3的電平轉換器的控制器的示意電路圖；以及

圖6是采取示例方式給出的包括圖3的電平轉換器的門驅動器的示意框圖。

具體實施方式

以下描述的以及在附圖中示出的電平轉換器的示例是相對于地和半導體裝置的相應極性采用正供應電壓示出的。可以理解，電平轉換器可以具有負供應電壓，和/或相對于除了地之外的電壓的供應電壓。此外，以下描述的以及在附圖中示出的電平轉換器在電壓上提供大于輸入信號的輸出信號，但是也可以在電壓上提供小于輸入信號的輸出信號。此外，電平轉換器可以適于在不止一個電壓上提供輸出信號。另外，電平轉換器示為具有單一輸出，但是可以理解，電平轉換器可以具有互補輸出。

圖1示出了于2011年12月16日提交的并轉讓給Freescale Semiconductor Inc.的中國專利申請No.201110462926.9中所描述的電平轉換器100。該電平轉換器100具有p型互補金屬氧化物半導體(CMOS)晶體管M0和M1，它們的源極被連接到電壓為V_DD1的正供電軌102，它們的漏極被分別連接到節點104和106。CMOS晶體管M0和M1通過將它們的棚極分別連接到節點106和104而交叉耦合，它們的柵極因此被連接到CMOS晶體管M0和M1中的另一個的漏極。交叉耦合的CMOS晶體管M0和M1的源極-漏極路徑形成了鎖存器108的第一和第二分支。