[發明專利]用于動態優化內部集成電路總線的總線頻率的方法和電路

有效

• 申請號: 201310168166.X
• 申請日: 2013-05-09
• 公開（公告）號: CN103389956A
• 公開（公告）日: 2013-11-13
• 發明（設計）人: M.德塞薩里斯;S.C.雅各布森;L.D.雷米斯;G.D.塞爾曼
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F9/44
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邸萬奎

1.一種動態地優化內部集成電路總線的總線頻率的方法，所述總線包括耦接主節點和一個或多個從節點以用于數據通信的多條信號線，所述信號線中的至少一條耦接到上升時間檢測電路，所述上升時間檢測電路被配置為監測所述信號線的電壓，所述電壓在邏輯低電壓和邏輯高電壓之間交替，所述上升時間檢測電路操作性地耦接到所述主節點以用于調節所述內部集成電路總線的頻率，所述方法包括：

由所述上升時間檢測電路將所述內部集成電路總線頻率設置為預定頻率；

由所述上升時間檢測電路檢測所述信號線上的第一電壓，所述第一電壓大于所述邏輯低電壓；

由所述上升時間檢測電路響應于所述第一電壓的檢測而啟動自動遞增計數器，所述計數器對于所述上升時間檢測電路的每個時鐘周期遞增一次；

由所述上升時間檢測電路檢測所述信號線上的第二電壓，所述第二電壓大于所述第一電壓并且小于所述邏輯高電壓；

由所述上升時間檢測電路響應于所述第二電壓的檢測而停止所述自動遞增計數器；

取決于所述上升時間檢測電路的時鐘周期和所述計數器的值來計算所述信號線的上升時間；

由所述上升時間檢測電路確定所計算的上升時間是否大于預定最大閾值；以及

如果所計算的上升時間大于所述預定最大閾值，則由所述上升時間檢測電路通過所述主節點增大所述內部集成電路總線頻率。

2.如權利要求1所述的方法，其中：

檢測所述信號線上的第一電壓、啟動所述自動遞增計數器、檢測所述信號線上的第二電壓、停止所述自動遞增計數器、計算所述上升時間、以及確定所計算的上升時間是否大于所述預定最大閾值的步驟被反復執行，直至所計算的上升時間不大于所述預定最大閾值為止。

3.如權利要求1所述的方法，其中：

所述內部集成電路總線的多條信號線包括串行時鐘線，所述串行時鐘線耦接到所述上升時間檢測電路；

檢測所述信號線上的第一電壓還包括檢測所述串行時鐘線上的第一電壓；以及

檢測所述信號線上的第二電壓還包括檢測所述串行時鐘線上的第二電壓。

4.如權利要求1所述的方法，其中：

所述內部集成電路總線的多條信號線包括串行數據線，所述串行數據線耦接到所述上升時間檢測電路；

檢測所述信號線上的第一電壓還包括檢測所述串行數據線上的第一電壓；以及

檢測所述信號線上的第二電壓還包括檢測所述串行數據線上的第二電壓。

5.如權利要求1所述的方法，其中：

計算所述信號線的上升時間還包括計算所述上升時間檢測電路的時鐘周期與所述計數器的值的乘積。

6.如權利要求1所述的方法，其中：

由所述上升時間檢測電路通過所述主節點增大所述內部集成電路總線頻率還包括不考慮所計算的上升時間的值而將所述內部集成電路總線頻率增大預定量。

7.如權利要求1所述的方法，其中：

由所述上升時間檢測電路通過所述主節點增大所述內部集成電路總線頻率還包括取決于所計算的上升時間和所述預定最大閾值之間的差而將所述內部集成電路總線頻率增大預定量。