[發明專利]多CPU系統以及具有多CPU系統的計算系統

有效

• 申請號: 201310168083.0
• 申請日: 2013-05-06
• 公開（公告）號: CN103389961B
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 李會鎮;申榮敏
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F15/167
• 分類號: G06F15/167
• 代理公司: 北京銘碩知識產權代理有限公司11286
• 代理人: 王艷嬌,鄭玉

本申請要求于2012年5月8日提交的第10-2012-0048455號韓國專利申請的優先權，其公開通過全部引用合并于此。

技術領域

本發明構思的實施例涉及多中央處理單元（CPU）系統，具體地，涉及包括由兩個CPU共享的2級（L2）高速緩存器的多CPU系統和具有所述多CPU系統的計算系統。

背景技術

隨著CPU的操作頻率變高，CPU的功耗增加。動態頻率和電壓調節（DVFS）是用于優化CPU操作頻率和功耗的一種技術。

在多CPU系統中，CPU資源（諸如，高速緩存器）的共享會增加芯片密度并減少功耗；然而，折衷可能在增加的處理和操作中，例如，為了保持高速緩存器一致性。

例如，當高速緩存器由多于一個的CPU共享時，當共享的高速緩存器的使用從一個CPU切換到另一個CPU時，需要數據清空（flush）和監聽（snoop）。額外清空和監聽操作會增加處理延遲，并影響多CPU系統的整體性能。

發明內容

根據本發明構思的實施例，提供一種多CPU數據處理系統，包括：多CPU處理器，包括：第一CPU，被配置有至少一個第一核、第一L2高速緩存器和被配置為訪問第一L2高速緩存器的第一高速緩存控制器；第二CPU，被配置有至少一個第二核、第二高速緩存器和配置為訪問第二L2高速緩存器的第二高速緩存控制器，其中，第一L2高速緩存器被配置為來自第二L2高速緩存器的共享的部分。

根據本發明構思的實施例，所述系統還包括：共享的電路，被配置為基于選擇信號從第一高速緩存控制器或第二高速緩存控制器將數據輸入到第一L2高速緩存器，其中，共享的電路包括：多路復用器，被配置為選擇輸入到第一L2高速緩存器的數據；多路解復用器，被配置為基于選擇信號傳遞從第一L2高速緩存器讀取的數據以輸出到第一高速緩存控制器或第二高速緩存控制器。

根據本發明構思的實施例，所述系統還包括：電源管理單元，被配置為輸出控制信號來在第一CPU、第二CPU、第一L2高速緩存器中獨立地控制打開和關閉電源，其中，電源管理單元還被配置為選擇性地切換排除了第一L2高速緩存器的第一CPU和第二CPU之間的電源，同時保持第一L2高速緩存器的電源打開。

根據本發明構思的實施例，第一L2高速緩存器和共享的電路被嵌入在第一SoC中，排除了第一L2高速緩存器的第一CPU被嵌入在第二SoC中。

根據本發明構思的實施例，排除了第一L2高速緩存器的第一CPU被實現在第一電源域中，排除了第一L2高速緩存器的第二CPU被實現在第二電源域中，第一L2高速緩存器被實現在第三電源域中，其中，每個電源域是獨立可控的。

根據本發明構思的實施例，所述系統還包括：接口塊，被配置為連接多CPU處理器與存儲裝置、顯示器和無線接口塊。

根據本發明構思的實施例，所述系統被實現在智能手機、膝上型計算機或平板電腦中的一個中。

根據本發明構思的實施例，提供一種多CPU數據處理系統，包括：第一CPU，被配置有至少一個第一核、第一L2高速緩存器和被配置為訪問來自第一L2高速緩存器的數據的第一高速緩存控制器；第二CPU，被配置有至少一個第二核、第二高速緩存器和被配置為訪問來自第二L2高速緩存器的數據的第二高速緩存控制器，其中，第一L2高速緩存器被配置為來自第二L2高速緩存器的共享的部分，其中，排除了第一L2高速緩存器的第一CPU被實現在第一模具中，第二CPU被實現在第二模具中。

根據本發明構思的實施例，所述系統還包括：共享的電路，被配置為基于選擇信號將數據從第一L2高速緩存器輸出到第一L2高速緩存控制器或第二L2高速緩存控制器，其中，共享的電路被實現在第二模具中，其中，共享的電路的控制信號線包括在第一模具和第二模具之間連接的通過硅通孔（TSV），并且通過TSV進行由第一CPU將數據寫入第一L2高速緩存器/從第一L2高速緩存器讀取數據。

根據本發明構思的實施例，第一CPU和第二CPU還包括L1高速緩存器，L1高速緩存器和L2高速緩存器被實現在共同基片上，并且至少一條地址線對于L1高速緩存器和L2高速緩存器兩者是共用的。

根據本發明構思的實施例，所述系統還包括：電源管理單元，被配置為選擇性地將電源施加到第一電源域和第二電源域，同時保持第三電源域處于電源打開。