[發明專利]多模塊平行測試系統及測試方法

有效

• 申請號: 201310163077.6
• 申請日: 2013-05-06
• 公開（公告）號: CN103267940A
• 公開（公告）日: 2013-08-28
• 發明（設計）人: 羅斌;祁建華;張志勇;徐惠;牛勇;郝丹丹
• 申請（專利權）人: 上海華嶺集成電路技術股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R1/073
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

技術領域

本發明涉及芯片測試技術領域，特別涉及一種多模塊平行測試系統及測試方法。

背景技術

集成電路芯片（integrated?circuit?chip，IC芯片）的電性測試在半導體制作工藝（semiconductor?process）的各階段中都是相當重要的。每一個IC芯片都必須接受測試以確保其電性功能（electrical?function）。

隨著IC芯片設計能力的提升，目前在芯片級測試中主要產品均為SoC架構，其在芯片內部嵌入大量的IP核，這些IP核中既有數字IP核，也有模擬IP核，例如LDO、ADC、DAC等。由于IC芯片的集成度越來越高，復雜度也日益提升，由此導致測試的難度和成本也在不斷攀升。同時，迫于市場競爭的要求和成本壓力，芯片上市時間和測試費用也被擠壓到難以忍受的程度，這就要求在集成多模塊芯片（即嵌入大量IP核的芯片）的測試技術上，探索更加實用、高效、穩定、精準的測試方法。

現有的IC芯片測試中，對于芯片中的多模塊一般采用串行測試。通過串行方式對多模塊進行測試，完成IC芯片測試所需的測試時間長，提高了測試成本。多模塊平行測試通過對多個模式同時進行測試，能夠減少測試時間，從而降低測試成本。但是現有的IC芯片測試中，又很難實現多模塊的平行測試。原因在于，現有的多模塊平行測試系統中，所使用的測試設備為測試機（Automatic?Test?Equipment，ATE），為了達到資源的最大化利用，多模塊測試時會共用一測試機，由此將導致系統信號干擾大。這對于模擬信號、混合信號及RF信號的影響尤為嚴重，從而使得多模塊平行測試面臨著很大的問題。因此，提供一種信號干擾小的多模塊平行測試系統，成了本領域技術人員亟待解決的問題。

發明內容

本發明的目的在于提供一種多模塊平行測試系統及測試方法，以解決現有的多模塊平行測試系統中，信號干擾大的問題。

為解決上述技術問題，本發明提供一種多模塊平行測試系統，所述多模塊平行測試系統包括：ATE驅動模塊；探針卡，所述探針卡與所述ATE驅動模塊信號連接，所述探針卡包括多組探針，每組探針包括一主探針及一附加探針。

可選的，在所述的多模塊平行測試系統中，還包括繼電器控制端口，所述探針卡通過所述繼電器控制端口與所述ATE驅動模塊信號連接。

可選的，在所述的多模塊平行測試系統中，所述附加探針的電位設置為地電平。

可選的，在所述的多模塊平行測試系統中，所述ATE驅動模塊中預置有待測模塊的測試條件。

可選的，在所述的多模塊平行測試系統中，所述探針卡還包括探針板，所述探針板與所述多組探針連接，所述探針板上設置有隔離結構。

可選的，在所述的多模塊平行測試系統中，所述探針板上設置有多條信號線，每條信號線與一組探針連接，每條信號線按拓撲擴展結構設計。

本發明還提供一種使用上述的多模塊平行測試系統的多模塊平行測試方法，所述多模塊平行測試方法包括：

將每組探針中的主探針與待測模塊連接；

ATE驅動模塊輸出測試條件信號，對待測模塊進行測試。

可選的，在所述的多模塊平行測試方法中，還包括：

ATE驅動模塊輸出測試條件信號同時或之前或之后，接通所述繼電器控制端口。

可選的，在所述的多模塊平行測試方法中，ATE驅動模塊輸出測試條件信號同時或之前或之后，將所述附加探針的電位設置為地電平。

可選的，在所述的多模塊平行測試方法中，所述ATE驅動模塊中預置有待測模塊的測試條件。

可選的，在所述的多模塊平行測試方法中，將每組探針中的主探針與待測模塊連接的同時，將每組探針中的附加探針懸空。

在本發明提供的多模塊平行測試系統及測試方法中，通過在每組探針中設置一附加探針，能有效地將干擾信號聚焦到附加探針中，從而防止主探針中接收到干擾信號，即避免/減小了多模塊平行測試中的信號干擾，提高了多模塊平行測試的可靠性。

附圖說明

圖1是本發明實施例的多模塊平行測試系統的框結構示意圖。

具體實施方式

以下結合附圖和具體實施例對本發明提出的多模塊平行測試系統及測試方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。