[發明專利]MOS晶體管及其形成方法

在審

• 申請號: 201310156942.4
• 申請日: 2013-04-28
• 公開（公告）號: CN104124167A
• 公開（公告）日: 2014-10-29
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種MOS晶體管及其形成方法。

背景技術

隨著半導體技術的不斷發展，集成電路集成化程度越來越高，器件的尺寸也不斷減小。然而器件尺寸的不斷減小導致器件的性能也受到很大的影響。例如，當溝道的長度縮小到一定程度，器件開始表現出短溝道效應，包括載流子遷移率下降、閾值電壓增大以及漏極感應勢壘下降（DIBL）等問題。

在現有的MOS制造工藝中，為了抑制短溝道效應，在形成晶體管的源/漏極之前，通常會采用輕摻雜源/漏（LDD）和暈環（Halo）注入形成輕摻雜區和暈環區。

請參考圖1至圖3，為采用現有技術形成MOS晶體管的剖面結構示意圖。

請參考圖1，提供半導體襯底10，所述半導體襯底10表面形成有柵極結構20，所述柵極結構20包括位于半導體襯底10表面的柵介質層21以及柵介質層21表面的柵極22。

請參考圖2，在所述柵極結構20側壁表面形成偏移側墻23；以所述偏移側墻23和柵極結構20作為掩膜，對柵極結構20兩側的半導體襯底10進行輕摻雜離子注入，形成輕摻雜區31；進行暈環離子注入，形成包圍所述輕摻雜區31的暈環離子注入區32。

請參考圖3，在所述偏移側墻23表面形成側墻24，以所述柵極結構20、偏移側墻23和側墻24作為掩膜，刻蝕半導體襯底10，形成溝槽。如果形成的是PMOS晶體管，則在所述溝槽內形成鍺硅層；如果形成的是NMOS晶體管，則在所述溝槽內形成碳化硅層；進行源漏注入工藝，形成源/漏極40。

采用現有技術形成的MOS晶體管，容易產生漏極感應勢壘降低和源漏穿通現象，從而嚴重影響晶體管的性能和可靠性。

發明內容

本發明解決的問題是提供一種MOS晶體管及其形成方法，改善MOS晶體管的源漏穿通和漏極感應勢壘降低等短溝道效應。

為解決上述問題，本發明提供一種MOS晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底表面具有柵極結構；刻蝕所述柵極結構兩側的半導體襯底，形成凹槽；對所述凹槽的靠近柵極結構一側的側壁表面形成擴散阻擋層，所述擴散阻擋層覆蓋溝道區域的兩側；在所述凹槽內形成源極和漏極。

可選的，形成所述擴散阻擋層的方法包括：對所述凹槽的靠近柵極結構一側的側壁進行離子注入，形成所述擴散阻擋層。

可選的，所述離子注入的深度為1nm～20nm，注入離子的濃度為1E19atom/cm³～5E20atom/cm³。

可選的，所述離子注入的離子包括：C、N、Ge、Sn中的一種或幾種。

可選的，所述離子注入的離子為C，注入能量為0.5KeV～2KeV，注入劑量為1E13atom/cm²～1E14atom/cm²，注入角度為0度～40度。

可選的，所述離子注入的離子為N，注入能量為0.5KeV～3KeV，注入劑量為1E13atom/cm²～1E14atom/cm²，注入角度為0度～40度。

可選的，形成所述擴散阻擋層的方法包括：在所述凹槽內壁表面形成外延層，在形成所述外延層的過程中進行原位摻雜，形成所述擴散阻擋層。

可選的，所述外延層的厚度為10nm～25nm。

可選的，所述原位摻雜的離子包括：C、N、Ge、Sn中的一種或幾種。

可選的，所述原位摻雜的離子濃度為1E18atom/cm³～1E19atom/cm³。

可選的，還包括，在形成所述擴散阻擋層之后，進行退火處理。

可選的，所述退火的溫度為900℃～1100℃，退火時間為10s～60s。

可選的，還包括：在形成所述凹槽之前，對所述柵極結構兩側的半導體襯底進行輕摻雜離子注入，形成輕摻雜區。

可選的，還包括：在形成所述輕摻雜區之后，進行暈環離子注入，形成包圍輕摻雜區的暈環區。

可選的，所述凹槽的形狀為“Σ”形、“U”形或“V”形。

可選的，形成所述源極和漏極的方法為：在所述凹槽內形成源漏材料層，并對所述源漏材料層進行重摻雜并退火，形成源極和漏極。

可選的，當待形成的晶體管為PMOS晶體管時，所述源漏材料層的材料為SiGe。

可選的，當待形成的晶體管為NMOS晶體管時，所述源漏材料層的材料為SiC。