[發明專利]衛星分插分離信號檢測裝置

無效

• 申請號: 201310156879.4
• 申請日: 2013-04-28
• 公開（公告）號: CN103235191A
• 公開（公告）日: 2013-08-07
• 發明（設計）人: 趙光權;王少軍;周建寶;張振江;莊波海;劉月峰
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G01R29/02
• 分類號: G01R29/02;G01R19/25
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 牟永林

1.衛星分插分離信號檢測裝置，其特征在于，它包括FPGA控制器(1)、AVR單片機(2)AVR單片機(2)、RS485總線(3)、五個信號處理電路(4)、五個比較器(5)、多路模擬開關(6)和A/D轉換器(7)；

上位機通過RS485總線(3)與FPGA控制器(1)進行數據交換，FPGA控制器(1)的命令解析信號輸入輸出端與AVR單片機(2)的命令解析信號輸入輸出端連接，

五個信號處理電路(4)分別接收五路分插分離信號，所述五個信號處理電路(4)的處理信號輸出端分別與五個比較器(5)的一個信號輸入端連接，同時，所述五個信號處理電路(4)的處理信號輸出端還分別與多路模擬開關(6)的五個信號輸入端連接，多路模擬開關(6)的一個信號輸出端與A/D轉換器(7)的模擬信號輸入端連接，A/D轉換器(7)的數字信號輸出端與FPGA控制器(1)的分插分離信號輸入端連接，A/D轉換器(7)的采集控制信號輸入端與FPGA控制器(1)的AD采集控制信號輸出端連接；

五個比較器(5)的脈寬測量信號輸出端分別與FPGA控制器(1)的五個脈寬測量信號輸入端連接，每個比較器(5)的另一個信號輸入端連接比較電壓。

2.根據權利要求1所述的衛星分插分離信號檢測裝置，其特征在于，它還包括備用RS485總線(8)；上位機還通過備用RS485總線(8)與FPGA控制器(1)進行數據交換。

3.根據權利要求1所述的衛星分插分離信號檢測裝置，其特征在于，所述信號處理電路(4)包括調理電路(4-1)和濾波電路(4-2)；調理電路(4-1)接收一路分插分離信號，調理電路(4-1)的調理信號輸出端與濾波電路(4-2)的調理信號輸入端連接，濾波電路(4-2)的濾波信號輸出端為信號處理電路(4)的處理信號輸出端。

4.根據權利要求1所述的衛星分插分離信號檢測裝置，其特征在于，所述FPGA控制器(1)內嵌入同步RS-485收發模塊(1-1)、AVR單片機接口模塊(1-2)、A/D控制模塊(1-3)和脈寬測量模塊(1-4)；

同步RS-485收發模塊(1-1)，用于控制RS485總線(3)接收上位機發送的命令，并將該命令發送給AVR單片機接口模塊(1-2)，還用于控制RS485總線(3)將脈寬測量模塊(1-4)和A/D控制模塊(1-3)測量的數據發送給上位機；

AVR單片機接口模塊(1-2)，用于將RS485總線(3)接收來自上位機的命令發送至AVR單片機(2)，并根據AVR單片機(2)解析后返回的數據執行同步RS-485收發模塊(1-1)自檢，或執行所述衛星分插分離信號檢測裝置復位，或控制脈寬測量模塊(1-4)和A/D控制模塊(1-3)進行測量；

A/D控制模塊(1-3)，用于控制A/D轉換器(7)進行電壓采集，并讀取A/D轉換器(7)輸出的數據，還用于存儲所述數據；

脈寬測量模塊(1-4)，用于當檢測到分插分離信號為上升沿時開始計數，當檢測到分插分離信號為下降沿時，停止計數，根據所述計數計算分插分離信號的脈寬。

5.根據權利要求4所述的衛星分插分離信號檢測裝置，其特征在于，FPGA控制器(1)的控制過程采用狀態機實現，所述狀態機包括空閑狀態、啟動計時狀態、存儲數據狀態和發送數據狀態；

空閑狀態，當脈寬測量模塊(1-4)檢測到任何一路的分插分離信號變為高電平，則跳轉到啟動計時狀態；

啟動計時狀態，脈寬測量模塊(1-4)對該路的分插分離信號進行計時，A/D控制模塊(1-3)控制A/D轉換器(7)對將該路分插分離信號進行電壓采集和讀取數據；當脈寬測量模塊(1-4)檢測到該路分插分離信號由高電平變為低電平時，跳轉到存儲數據狀態；

存儲數據狀態，脈寬測量模塊(1-4)停止計時，A/D控制模塊(1-3)鎖存A/D轉換器(7)采集的數據，完成脈沖寬度和幅值的測量；當同步RS-485收發模塊(1-1)接收到上位機上傳的命令時，跳轉到發送數據狀態；

發送數據狀態，將所述脈沖寬度和幅值通過RS485總線(3)發送至上位機；當數據發送結束時，跳轉至空閑狀態。