[發明專利]具有邏輯運算和數據存儲功能的可編程功能產生單元

有效

• 申請號: 201310155817.1
• 申請日: 2013-04-28
• 公開（公告）號: CN103633994A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 楊海鋼;李威;高麗江
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: H03K19/177
• 分類號: H03K19/177
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明涉及數字集成電路中現場可編程門陣列(FPGA)設計技術領域，具體涉及一種具有邏輯運算和數據存儲功能的可編程功能產生單元。

背景技術

FPGA是一種通用的邏輯電路，具有靈活性高、開發風險低的優點，已廣泛應用于工業控制、航空航天、通信、汽車電子等領域，并且占據著越來越多的市場份額。目前主流的FPGA產品均采用SRAM來對用戶設計進行編程。FPGA中的最基本單元是基本邏輯單元(Basic?Logic?Element，BLE)，它能夠獨立完成一定的組合、時序邏輯功能，為數字系統設計提供最基本的邏輯運算操作和數據存儲功能。BLE通常由功能產生單元、寄存器以及其他一些邏輯電路構成。功能產生單元是BLE中最核心的單元，可以通過配置來執行組合邏輯、細粒度存儲、算術運算等功能。

隨著FPGA的應用領域逐步擴大，對片內存儲資源的需要越來越大，形式也越來越靈活。根據不同的應用需求，FPGA中除了需要不同容量的粗粒度存儲器塊外，還需要能提供更加靈活的細粒度存儲單元。

目前主流的商用FPGA器件，主要包括Altera公司的Stratix系列芯片(Stratix?II到Stratix?V)和Xilinx公司的Virtex系列芯片(Virtex-2到Virtex-7)。現有芯片中所采用的功能產生單元，有些基于查找表(Look?Up?Table，LUT)結構，僅能實現邏輯運算功能而無法實現細粒度存儲功能；有些需要幾個功能產生單元配合，再利用一些額外的電路，才能夠實現細粒度存儲功能，邏輯資源利用率較低，且配置不夠靈活；有些需要使用數據譯碼模塊作為控制模塊，電路結構較為復雜。

發明內容

針對這些問題，本發明提出了一種既可實現用戶邏輯運算功能，又可實現用戶細粒度RAM讀/寫功能以及細粒度ROM讀/寫功能的k輸入功能產生單元。

本發明公開了一種具有邏輯運算和數據存儲功能的可編程功能產生單元，該功能產生單元可被配置成實現用戶邏輯運算功能、細粒度RAM功能或細粒度ROM功能的用戶電路，其包括：

寫操作控制模塊：其在用戶電路實現細粒度RAM寫操作時，控制MC陣列存儲所述RAM中的用戶數據；

MC陣列：其在用戶電路實現用戶邏輯運算以及細粒度ROM功能時，用于存儲配置數據；在用戶電路實現細粒度RAM寫操作時，用于存儲所述RAM中的用戶數據；

讀操作控制模塊：其用于讀出MC陣列中存儲的數據。

本發明提出的功能產生單元，既能存儲來自FPGA配置控制器的配置數據以實現用戶邏輯運算操作，又能存儲來自用戶電路的數據并實現對其的讀/寫操作。提高了可編程芯片的資源利用效率。

本發明提出的k輸入功能產生單元，由于結構規整，因此能夠方便快速的設計出k取不同值時對應的功能產生單元，減少了由于輸入個數改變而帶來的額外設計開銷，具有良好的可擴展性。

附圖說明

圖1是本發明中存儲單元(MC)的結構框圖；

圖2是本發明中功能產生單元的結構框圖；

圖3是本發明中寫操作控制模塊的結構框圖；

圖4是本發明中時鐘同步單元的時序關系圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明進一步詳細說明。

本發明提出了一種現場可編程門陣列的基本邏輯單元中的功能產生單元，其包括：寫操作控制模塊、存儲單元(MC)陣列和讀操作控制模塊。

圖1示出了本發明中存儲單元(MC)的結構框圖。MC陣列包括多個MC，如圖1所示，每個MC包括：4個NMOS管、兩個反相器。其中，4個NMOS管為M1、M2、M3和M4，兩個反相器為INV1和INV2。配置地址輸入端口CADDR接NMOS管M1和M3的柵極，用戶地址輸入端口ADDR接NMOS管M2和M4的柵極，配置數據輸入端口和CDATA分別接NMOS管M1和M3的源極，用戶數據輸入端口和DATA分別接NMOS管M2和M4的源極，反相器INV1的輸出端口Q接反相器INV2的輸入端口，反相器INV2的輸出端口接反相器INV1的輸入端口，NMOS管M1和M2的漏極均連接在端，NMOS管M3和M4的漏極均連接在Q端。此MC結構能夠實現不同來源數據的存儲，具體說明如下：