[發明專利]可變電阻存儲結構及其形成方法

有效

• 申請號: 201310150891.4
• 申請日: 2013-04-26
• 公開（公告）號: CN103715353B
• 公開（公告）日: 2017-09-12
• 發明（設計）人: 涂國基
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

技術領域

一般來說，本發明涉及半導體結構，更具體而言，涉及可變電阻存儲結構以及形成可變電阻存儲結構的方法。

背景技術

在集成電路(IC)器件中，電阻式隨機存取存儲器(RRAM)是用于下一代非易失性存儲器件的新興技術。RRAM是包括RRAM單元陣列的存儲結構，每一個RRAM單元都存儲使用電阻值的數據比特，而不是電荷。具體來說，每一個RRAM單元都包括可變電阻層，可以調節可變電阻層的電阻來表示邏輯“0”或邏輯“1”。

從應用的觀點出發，RRAM具有許多優點。與其他非易失性存儲結構相比，RRAM具有簡單的單元結構和CMOS邏輯可比工藝，從而降低了制造的復雜性和成本。盡管上面論述了一些吸引人的特性，但是在與開發RRAM相關的方面仍存在諸多挑戰。已經在嘗試針對這些RRAM的配置和材料的各種技術并且進一步提高器件的性能。

發明內容

為了解決現有技術中存在的問題，根據本發明的一方面，提供了一種半導體結構，包括：介電層；以及可變電阻存儲結構，其中所述可變電阻存儲結構的至少一部分位于所述介電層上方，所述可變電阻存儲結構包括：嵌入所述介電層中的第一電極；設置在所述第一電極和一部分所述介電層的上方的可變電阻層；和設置在所述可變電阻層上方的第二電極。

在所述的半導體結構中，所述第一電極具有寬度W₁，所述第二電極具有寬度W₂，并且所述寬度W₁小于所述寬度W₂。

所述的半導體結構進一步包括：位于所述可變電阻層和所述第二電極之間的覆蓋層。在一個實施例中，所述覆蓋層包含鈦、鉭或者鉿。

所述的半導體結構進一步包括：位于所述介電層下方并且與所述第一電極電連接的導電結構。在一個實施例中，所述半導體結構進一步包括：嵌入所述第一電極和所述導電結構之間的介電層中的阻擋層。在進一步的實施例中，所述阻擋層包含TiN、Ti、Ta、TaN、W或WN。

在所述的半導體結構中，所述可變電阻層包含高k介電材料、二元金屬氧化物或者過渡金屬氧化物。

在所述的半導體結構中，所述可變電阻層包含氧化鎳、氧化鈦、氧化鉿、氧化鋯、氧化鋅、氧化鎢、氧化鋁、氧化鉭、氧化鉬或者氧化銅。

在所述的半導體結構中，所述第一電極和所述第二電極每一個都包括Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN或者Cu。

根據本發明的另一方面，提供了一種半導體結構，包括：導電結構；阻擋層，設置在所述導電結構上方；以及可變電阻存儲結構，位于所述阻擋層上方，所述可變電阻存儲結構包括：設置在所述阻擋層上方的第一電極，其中所述阻擋層和所述第一電極具有基本上相同的寬度W₁；設置在所述第一電極上方的可變電阻層；以及設置在所述可變電阻層上方的第二電極，其中所述可變電阻層和所述第二電極具有基本上相同的寬度W₂，所述寬度W₂不同于寬度W₁。

在所述的半導體結構中，所述寬度W₁小于所述寬度W₂。

所述的半導體結構進一步包括：位于導電結構上方并且圍繞所述阻擋層和所述第一電極的介電層。

所述的半導體結構進一步包括：位于所述可變電阻層和所述第二電極之間的覆蓋層。

在所述的半導體結構中，所述阻擋層接觸所述導電結構。

在所述的半導體結構中，所述可變電阻層包含高k介電材料、二元金屬氧化物或者過渡金屬氧化物。

在所述的半導體結構中，所述第一電極和所述第二電極都包含Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN或Cu。

在所述的半導體結構中，所述阻擋層包括TiN、Ti、Ta、TaN、W或WN。

根據本發明的又一方面，提供了一種形成可變電阻存儲結構的方法，所述方法包括：在介電層中形成開口，其中所述介電層具有頂面；用第一電極材料填充所述開口基本上至所述頂面；在所述第一電極材料上方沉積可變電阻層；在所述可變電阻層上方沉積第二電極材料；以及蝕刻所述可變電阻層和所述第二電極材料以形成所述可變電阻存儲結構。

所述的方法進一步包括：在填充所述第一電極材料的步驟之前用阻擋層填充所述開口的一部分。

附圖說明