[發明專利]一種具有記憶功能背景抑制結構的讀出集成電路

無效

• 申請號: 201310150721.6
• 申請日: 2013-04-26
• 公開（公告）號: CN103247636A
• 公開（公告）日: 2013-08-14
• 發明（設計）人: 郝立超;丁瑞軍;黃愛波;陳洪雷;張君玲
• 申請（專利權）人: 中國科學院上海技術物理研究所
• 主分類號: H01L27/144
• 分類號: H01L27/144;G01J5/20
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 郭英

1.一種具有記憶功能背景抑制結構的讀出集成電路，它由背景抑制電路模塊、SBDI前置輸入級模塊、采樣保持電路模塊、電流鏡像電路模塊、單位增益輸出級模塊和時序控制電路模塊構成；其特征在于：

所述的背景抑制電路模塊其結構包括簡單鏡像電路、記憶電容和控制開關，其中簡單鏡像電路有一對寬長比為2：1和1：1的NMOS管與一對寬長比為5：1和1：1的PMOS管構成；記憶電容采用500fF、50fF和500fF三個NW電容；控制開關采用傳輸門或增加虛擬管；

所述的SBDI前置輸入級模塊采用共享緩沖直接注入電路結構，由Mg0～Mg7八個共享MOS管和Mg8～Mg19十二個各像元單獨使用的MOS管構成SBDI輸入級模塊的負反饋運放，所述的共享緩沖直接注入電路中的積分電容采用NW電容；

所述的電流鏡像電路模塊由寬長比分別為3：3、12：3、3：3、12：3的四個NMOS管構成；

所述的單位增益輸出級模塊采用增加了兩個控制管的五管差動運算放大器；

電路由時序控制電路模塊提供時鐘信號，自動控制電路各功能模塊的工作，工作時，首先將探測器至于無有效信號的全背景下，關閉通道II，開啟通道I，由SBDI前置輸入級模塊將2×2個像元總的背景電流讀出，并由電流鏡像電路模塊完成平均化操作，具有記憶功能的背景抑制電路模塊精確復制記憶背景電流；然后將探測器至于正常使用環境中，開啟通道II，關閉通道I，在SBDI前置輸入級模塊對探測器光電流進行積分之前預先將探測器光電流中的背景電流成分減除；最后由SBDI前置輸入級模塊、采樣保持電路模塊和單位增益輸出級模塊完成對有效信號電路的放大積分、采樣保持和輸出。