[發明專利]帶隙基準電路

有效

• 申請號: 201310150190.0
• 申請日: 2013-04-26
• 公開（公告）號: CN104122918A
• 公開（公告）日: 2014-10-29
• 發明（設計）人: 姚愛萍;張金勇;王磊
• 申請（專利權）人: 中國科學院深圳先進技術研究院
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳市科進知識產權代理事務所(普通合伙) 44316
• 代理人: 宋鷹武

【技術領域】

本發明涉及帶隙基準電路，尤其涉及一種電源管理芯片DC-DC轉換器中的帶隙基準電路。

【背景技術】

帶隙基準電路是DC-DC轉換器中不可或缺的一部分，由于PWM和PFM工作模式的反饋電壓V_fb都必須要和由帶隙基準電路產生的參考電壓進行比較。因此，精確的參考電壓能夠參數準確的調控電壓。

帶隙基準電壓的基本原理是利用兩個具有相反溫度系數的電壓以合適的權重相加，產生一個具有零溫度系數的電壓。雙極型晶體管(BJT)具有以下兩個特性：雙極型晶體管的基極-發射極電壓Vbe與絕對溫度成反比；在不同的集電極電流下，兩個雙極型晶體管的基極-發射極電壓電壓的差值ΔVbe與絕對溫度成正比。因此雙極型晶體管通常是構成帶隙基準電壓的核心。

就目前而言，已經有一系列的帶隙基準電路被提出。這些電路中都采用運算放大器和額外的外加電路來實現比較高的PSRR(PowerSupplyRejectionRatio)，但是這樣會增加芯片的面積和功耗。為了滿足低電源電壓和低功耗的要求，應該避免使用運算放大器電路，而用一種簡單的結構實現高PSRR。同時，也應該在比較寬的頻帶范圍內實現高PSRR，從而抑制芯片上的高速電路對帶隙基準電路產生的影響。現有技術中有些電路所提出的帶隙基準是一個沒有使用運算放大器的電路，雖然這種結構獲得了很高的PSRR，并且功耗也很低，但是該電路需要一個相對較大的電源電壓（VDD>4.25V）。

【發明內容】

為解決上述技術問題，本發明提供了一種低功耗、低電源電壓和高PSRR的帶隙基準電路，其包括，

一基準電壓源VREF，所述基準電壓源VREF拉伸門電壓V_REG實現內部預穩壓，并形成內部預穩壓電路；

一帶隙核心電路，所述帶隙核心電路設有提高電源抑制比的自偏置共源共柵放大電路；

一負反饋電路，所述負反饋電路為所述帶隙核心電路提供一個經過穩壓后的電源電壓VDD；

一啟動電路，所述啟動電路在工作開始時拉伸所述基準電壓源VREF使得所述自偏置共源共柵放大電路正常工作。

優選地，所述帶隙核心電路還包括第一電阻R1、第二電阻R2、第一雙極性晶體管Q1、與第一雙極性晶體管Q1共同聯接基極的第二雙極性晶體管Q2以及第三雙極性晶體管Q3。

優選地，所述負反饋電路設有晶體管M13以及晶體管M16，所述晶體管M13的柵極連接所述自偏置共源共柵放大電路，所述晶體管M13的源極以及所述晶體管M16的漏極連接門電壓V_REG，所述晶體管M13的漏極連接所述晶體管M16的柵極，所述晶體管M16的源極連接接地基準電壓，所述第一雙極性晶體管Q1、第二雙極性晶體管Q2以及第三雙極性晶體管Q3的基極以及發射極共同耦合到接地基準電壓，所述第三雙極性晶體管Q3的集電極連接所述第二電阻R2，所述自偏置共源共柵放大電路通過第一電阻R1與第二雙極性晶體管Q2集電極串聯連接，所述自偏置共源共柵放大電路、第一雙極性晶體管Q1以及第二雙極性晶體管Q2產生一個PATA電流，所述PATA電流通過第二電阻R2形成PATA電壓。

優選地，所述自偏置共源共柵放大電路設有晶體管M1、M2、M3、M4、M5、M6、M7、M8以及第三電阻R3和第四電阻R4，通過第三電阻R3和第四電阻R4的電壓為晶體管M2、M3、M4、M5、M6、M7以及M8提供偏置電壓。

優選地，所述啟動電路設有晶體管MS1、MS2、MS3、MS4以及MS5，開始上電時，若電路處于零偏置狀態，基準電壓源VREF為低電平，MS2關斷，MS4導通，通過MS4和MS5組成的電流鏡，使電流流入第三電阻R3，從而使電路進入正常工作狀態，基準電壓源VREF逐漸增大后，MS2開啟，將啟動電路關斷。

優選地，所述自偏置共源共柵放大電路包括一電流支路，所述電流支路由晶體管M9以及晶體管M10串聯所述第二電阻R2組成，所述晶體管M9源極連接所述門電壓V_REG，所述晶體管M9漏極連接所述晶體管M10的源極。