[發明專利]輸出電路

有效

• 申請號: 201310149308.8
• 申請日: 2013-04-26
• 公開（公告）號: CN103427826A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 陳俊吉;許勝福
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H01L27/02
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 于淼;楊穎

技術領域

本發明有關于一種輸出電路，特別是有關于一種具有靜電放電保護的輸出電路。

背景技術

靜電放電（electrostatic?discharge，ESD）損壞已變成為集成電路（integrated?circuit，IC）產品可靠度的主要考慮事項之一。一般而言，在一IC中功率級（power?stage）的輸出電路包括一個PMOS晶體管以及一個NMOS晶體管，其均耦接功率級的輸出端。在制造過程或產品測試過程中，當ESD事件發生在輸出端時，大電流可能損壞功率級的元件。因此，需要ESD保護電路，以當ESD事件發生在輸出端時用來提供放電路徑。在現有技術中，一ESD保護電路耦接IC中功率級的輸出端，以當ESD事件發生在輸出端時用來提供ESD保護。然而，ESD保護電路在IC中占用較大面積。此外，當ESD保護電路期望具有高可靠度時，ESD保護電路的設計變得更加困難。

發明內容

因此，期望提供一種輸出電路，其能夠解決上述技術問題。

本發明一實施例提供一種輸出電路，包括：一第一輸出級元件，耦接所述輸出電路的一輸出端以及一接地端；一第二輸出級元件，耦接所述輸出端以及一電源端；一偵測電路，耦接所述電源端與所述接地端，且執行一偵測操作來偵測一靜電放電事件是否發生在所述輸出端上，以在一第一節點產生一控制信號；一控制電路，耦接所述第一節點，且接收所述控制信號；以及一第一預驅動器，耦接所述第一節點且接收所述控制信號。當所述偵測電路偵測出所述靜電放電事件發生在所述輸出端時，所述控制電路根據所述控制信號而被致能以導通所述第一輸出級元件從而形成一放電路徑，且所述第一預驅動器根據所述控制信號而被禁能。

本發明另一實施例提供一種輸出電路，包括：一第一N型晶體管，具有基極、耦接一輸出端的漏極、以及耦接一接地端的源極；一第一P型晶體管，具有基極、耦接所述輸出端的漏極、以及耦接一電源端的源極：一電阻器，耦接于所述電壓端與一第一節點之間；一電容器，耦接所述第一節點以及所述接地端，其中，一控制信號產生于所述第一節點；一第二P型晶體管，具有耦接所述第一節點的基極、耦接所述電源端的源極、以及耦接所述第一N型晶體管的基極于一第二節點的漏極；以及一第一預驅動器，耦接于所述第一節點與所述第二節點之間并用于接收所述控制信號。當一靜電放電事件發生在所述輸出端時，所述電源端的電壓拉高，所述控制信號處于一第一低位準以導通所述第二P型晶體管，且所述第二節點的電壓根據所述電源端的拉高電壓而處于一第一高位準以導通所述第一N型晶體管，且所述第一預驅動器根據具有所述第一低位準的所述控制信號而被禁能。

通過使用本發明的輸出電路結構，集成電路無需使用上述的額外且專用的ESD保護電路也能夠進行靜電放電保護，從而具有較小的布局尺寸。

附圖說明

圖1表示根據本發明一實施例的輸出電路；以及

圖2表示圖1的輸出電路的詳細架構。

具體實施方式

為使本發明之上述目的、特征和優點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細說明如下。