[發(fā)明專利]數(shù)字域的時(shí)鐘恢復(fù)生成裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310146075.6
• 申請(qǐng)日: 2013-04-24
• 公開（公告）號(hào): CN103219984A
• 公開（公告）日: 2013-07-24
• 發(fā)明（設(shè)計(jì)）人: 李林;仲亞?wèn)|
• 申請(qǐng)（專利權(quán)）人: 上海華力創(chuàng)通半導(dǎo)體有限公司
• 主分類號(hào): H03K19/00
• 分類號(hào): H03K19/00
• 代理公司: 上海晨皓知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31260
• 代理人: 成麗杰

技術(shù)領(lǐng)域

本發(fā)明涉及一種數(shù)字域的恢復(fù)時(shí)鐘生成裝置。

背景技術(shù)

穩(wěn)定的時(shí)鐘是同步數(shù)字電路正常工作的前提條件，按照需要產(chǎn)生頻率、相位符合要求的時(shí)鐘，是時(shí)鐘設(shè)計(jì)的目的之一。一般地，可以使用分頻器從高頻時(shí)鐘得到低頻時(shí)鐘，為了從低頻時(shí)鐘得到高頻時(shí)鐘，通常是使用PLL等模擬電路。傳統(tǒng)使用模擬電路處理時(shí)鐘的方法具有功耗高、面積大等缺點(diǎn)，不但研發(fā)周期長(zhǎng)，成本高，風(fēng)險(xiǎn)大，而且依賴于具體工藝庫(kù)，難以移植。

發(fā)明內(nèi)容

本發(fā)明提供一種數(shù)字域的時(shí)鐘恢復(fù)生成裝置，用以解決現(xiàn)有技術(shù)采用模擬電路處理時(shí)鐘的方法而產(chǎn)生的功耗高、面積大、研發(fā)周期長(zhǎng)、成本高、風(fēng)險(xiǎn)大、而且依賴于具體工藝庫(kù)、難以移植的問(wèn)題。

為解決上述技術(shù)問(wèn)題，實(shí)施本發(fā)明的數(shù)字域的時(shí)鐘恢復(fù)生成裝置包括輸入?yún)⒖紩r(shí)鐘采樣單元、計(jì)數(shù)器單元、狀態(tài)機(jī)單元及輸出恢復(fù)時(shí)鐘單元，其中輸入?yún)⒖紩r(shí)鐘采樣單元用高頻校準(zhǔn)時(shí)鐘對(duì)輸入?yún)⒖紩r(shí)鐘采樣，并得到當(dāng)前輸入?yún)⒖紩r(shí)鐘的邏輯電平并輸出至計(jì)數(shù)器單元，該計(jì)數(shù)單元在當(dāng)前輸入?yún)⒖紩r(shí)鐘的邏輯電平不變的情況下，利用高頻校準(zhǔn)時(shí)鐘對(duì)當(dāng)前輸入?yún)⒖紩r(shí)鐘進(jìn)行計(jì)數(shù)，而狀態(tài)機(jī)單元對(duì)高頻校準(zhǔn)時(shí)鐘進(jìn)行計(jì)數(shù)，同時(shí)與根據(jù)輸入?yún)⒖紩r(shí)鐘、高頻校準(zhǔn)時(shí)鐘及預(yù)先設(shè)定的倍頻系數(shù)確定的閥值進(jìn)行比較，并輸出控制命令至輸出恢復(fù)時(shí)鐘單元以輸出恢復(fù)時(shí)鐘。

依據(jù)上述主要特征，輸入?yún)⒖紩r(shí)鐘采樣單元接收輸入?yún)⒖紩r(shí)鐘與高頻校準(zhǔn)時(shí)鐘，其利用高頻校準(zhǔn)時(shí)鐘對(duì)輸入?yún)⒖紩r(shí)鐘進(jìn)行采樣，得到每個(gè)輸入?yún)⒖紩r(shí)鐘周期對(duì)應(yīng)高頻時(shí)鐘周期的個(gè)數(shù)，并傳送給狀態(tài)機(jī)單元與計(jì)數(shù)器單元。

依據(jù)上述主要特征，該輸入?yún)⒖紩r(shí)鐘采樣單元使用去毛刺電路或者其他電路消除亞穩(wěn)態(tài)，得到當(dāng)前輸入?yún)⒖紩r(shí)鐘的邏輯電平，并將輸入?yún)⒖紩r(shí)鐘當(dāng)前的邏輯電平輸出至計(jì)數(shù)器單元與狀態(tài)機(jī)單元。

依據(jù)上述主要特征，計(jì)數(shù)器單元包括計(jì)數(shù)單元和判斷單元，其中計(jì)數(shù)單元在當(dāng)前輸入?yún)⒖紩r(shí)鐘的邏輯電平不變的情況下，持續(xù)計(jì)數(shù)，從1到輸入?yún)⒖紩r(shí)鐘采樣單元確定的輸入?yún)⒖紩r(shí)鐘周期對(duì)應(yīng)高頻時(shí)鐘周期的個(gè)數(shù)進(jìn)行計(jì)數(shù)，而判斷單元根據(jù)計(jì)數(shù)單元的值輸出計(jì)數(shù)器標(biāo)志以控制狀態(tài)機(jī)單元，在具體實(shí)施時(shí)，該計(jì)數(shù)器標(biāo)志有大于、小于二種狀態(tài)標(biāo)志。

依據(jù)上述主要特征，狀態(tài)機(jī)單元包括時(shí)序電路和組合電路，時(shí)序電路保存輸入?yún)⒖紩r(shí)鐘單元輸出的當(dāng)前輸入?yún)⒖紩r(shí)鐘的邏輯電平，而組合電路根據(jù)當(dāng)前狀態(tài)機(jī)單元的輸出的控制命令、計(jì)數(shù)器標(biāo)志、當(dāng)前輸入?yún)⒖紩r(shí)鐘的邏輯電平進(jìn)行邏輯運(yùn)算，確定下一個(gè)時(shí)鐘周期時(shí)輸出恢復(fù)時(shí)鐘的狀態(tài)。

本發(fā)明的數(shù)字域的時(shí)鐘恢復(fù)生成裝置，僅使用通用邏輯硬件即可實(shí)現(xiàn)按照配置得到比輸入?yún)⒖紩r(shí)鐘快，也可以比輸入?yún)⒖紩r(shí)鐘慢的輸出恢復(fù)時(shí)鐘，簡(jiǎn)化了硬件結(jié)構(gòu)。同時(shí)，比傳統(tǒng)模擬電路PLL鎖相環(huán)實(shí)現(xiàn)更省功耗，面積也更小，特別是全部使用數(shù)字邏輯標(biāo)準(zhǔn)庫(kù)實(shí)現(xiàn)，容易移植、易于設(shè)計(jì)驗(yàn)證、研發(fā)周期短、具有很高的使用價(jià)值效果。

附圖說(shuō)明

圖1為實(shí)施本發(fā)明的時(shí)鐘恢復(fù)生成裝置的電路原理示意圖。

具體實(shí)施方式

以下將結(jié)合附圖對(duì)實(shí)施本發(fā)明的數(shù)字域的時(shí)鐘恢復(fù)生成裝置作進(jìn)一步的詳細(xì)描述。

參見圖1，實(shí)施本發(fā)明的數(shù)字域的時(shí)鐘恢復(fù)生成裝置包括輸入?yún)⒖紩r(shí)鐘采樣單元、計(jì)數(shù)器單元、狀態(tài)機(jī)單元及輸出恢復(fù)時(shí)鐘單元。

輸入?yún)⒖紩r(shí)鐘采樣單元接收輸入?yún)⒖紩r(shí)鐘與高頻校準(zhǔn)時(shí)鐘，其利用高頻校準(zhǔn)時(shí)鐘對(duì)輸入?yún)⒖紩r(shí)鐘進(jìn)行采樣，得到每個(gè)輸入?yún)⒖紩r(shí)鐘周期對(duì)應(yīng)多少個(gè)高頻時(shí)鐘周期，記為m，并傳送給狀態(tài)機(jī)單元與計(jì)數(shù)器單元。其中該輸入?yún)⒖紩r(shí)鐘采樣單元具體可以使用去毛刺電路或者其他電路消除亞穩(wěn)態(tài)，得到當(dāng)前輸入?yún)⒖紩r(shí)鐘的邏輯電平，并將輸入?yún)⒖紩r(shí)鐘當(dāng)前的邏輯電平輸出至計(jì)數(shù)器單元與狀態(tài)機(jī)單元。

計(jì)數(shù)器單元接收輸入?yún)⒖紩r(shí)鐘采樣單元輸出的輸入?yún)⒖紩r(shí)鐘當(dāng)前的邏輯電平及高頻校準(zhǔn)時(shí)鐘，其中計(jì)數(shù)器單元包括計(jì)數(shù)單元和判斷單元，其中計(jì)數(shù)單元在當(dāng)前輸入?yún)⒖紩r(shí)鐘的邏輯電平不變的情況下，持續(xù)計(jì)數(shù)，從1到m進(jìn)行計(jì)數(shù)，其中m是來(lái)源于輸入?yún)⒖紩r(shí)鐘采樣單元采樣單元，而判斷單元根據(jù)計(jì)數(shù)單元的值輸出計(jì)數(shù)器標(biāo)志以控制狀態(tài)機(jī)單元，在具體實(shí)施時(shí)，該計(jì)數(shù)器標(biāo)志有大于、小于二種狀態(tài)標(biāo)志。計(jì)數(shù)器單元主要是通過(guò)檢測(cè)輸入?yún)⒖紩r(shí)鐘的頻率是否變化，從而設(shè)定狀態(tài)機(jī)的工作上限，使得輸出恢復(fù)時(shí)鐘隨著輸入?yún)⒖紩r(shí)鐘跟隨變化，具體可參考如下的例子。