[發明專利]基于數據緩存重配置的多核間數據交換方法及裝置

無效

• 申請號: 201310144614.2
• 申請日: 2013-04-24
• 公開（公告）號: CN103279448A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 陳勇;王衛東;祁云嵩;郭宇;吳少校;喬崇;徐釗
• 申請（專利權）人: 南京龍淵微電子科技有限公司
• 主分類號: G06F15/167
• 分類號: G06F15/167
• 代理公司: 江蘇圣典律師事務所 32237
• 代理人: 鄧麗

技術領域

本發明涉及多核（包含兩核及兩核以上）處理器設計領域，尤其涉及處理器內部多個處理內核之間數據交換的方法及裝置。

背景技術

一般情況下，多核處理器的各CPU核心執行的程序之間有時需要進行數據共享與同步，因此其硬件結構必須支持核間通信。高效的通信機制是多核處理器高性能的重要保障，目前比較主流的片上高效通信機制有兩種，一種是基于總線共享緩存（Cache）結構，一種是基于片上互連結構。Cache，也叫高速緩沖存儲器，是存在于主存與CPU（即處理內核）之間的緩沖存儲器，一般由靜態存儲芯片(SRAM)組成，容量比較小但速度比主存高得多，接近于CPU的速度。Cache的功能是用來存放那些近期需要運行的指令與數據，目的是提高CPU對存儲器的訪問速度。

現有雙核CPU的結構圖如圖1所示。其中通過CPU內部高速交換總線進行多核間通信的就是基于總線共享緩存結構（即共享Cache結構），它是指每個處理內核擁有共享的二級緩存、三級緩存或者外部存儲器（如SDRAM等），用于保存比較常用的數據，并通過連接核心的總線進行互相通信。這種系統的優點是結構簡單，通信速度快，缺點是基于CPU內部高速交換總線的結構可擴展性較差。而通過核間數據線進行多核間通信的就是基于片上互連的結構，是指每個CPU核心具有獨立的處理單元和緩存，各個CPU核心通過交叉開關或片上網絡等方式連接在一起。各個CPU核心間通過消息通信。這種結構的優點是可擴展性好，數據帶寬有保證；缺點是硬件結構復雜，且需要對軟件作出較大的改動。

圖1所示結構綜合了上述兩種通信方式，代表著現有設計中綜合利用這兩種通信方式來進一步提高核間通信性能的趨勢。例如現在就有人提出在全局范圍采用片上互聯結構而局部采用總線共享緩存結構的核間通信技術，來達到核間通信性能與系統硬件結構復雜性的平衡。但實踐表明，這種將上述兩種通信方式簡單地疊加利用的技術，核間的數據交換速度及可靠性仍然是有限的，且實現起來比較困難。

發明內容

為了解決上述現有技術中所存在的技術問題，本發明的首要目的在于提供一種基于數據緩存重配置的多核間數據交換方法，該方法充分利用內部數據緩存，采用數據緩存重配置的方式，對每個處理內核具有的獨立的數據緩存進行容量和地址空間的重新配置，通過對部分數據緩存的互相轉讓來實現數據的交換，實現了核間數據的快速、可靠交換，且容易實現。

本發明的另一目的在于提供一種基于數據緩存重配置的多核間數據交換裝置，該裝置用于進行數據緩存轉讓和交換，實現上述通過對數據緩存重新配置來實現多核間數據交換的方法。

本發明首要目的通過下述技術方案實現：基于數據緩存重配置的多核間數據交換方法，其特征在于包括以下步驟：

a、為每個處理內核配置至少2路數據緩存，對每個處理內核的數據緩存進行相同的組相聯映射；

b、從每個處理內核的數據緩存中選取至少1路數據緩存作為與其它處理內核進行通信的數據交換單元；

c、切換步驟b所述數據交換單元與處理內核的連接，進而實現各處理內核對數據交換單元的控制權的轉讓和交換；

d、步驟b所述數據交換單元的地址轉換模塊跟隨所對應的數據交換單元切換，以實現處理內核之間交換數據緩存后的數據訪問。

上述交換方法中，步驟a所述的組相聯映射為常規的緩存組相聯映射，可以為2路組相聯映射、4路組相聯映射或8路組相聯映射。相聯映射的路數和緩存容量的大小與芯片系統的性能和成本有關。

上述交換方法中，步驟c所述的切換為數據緩存接口的互相切換。

上述交換方法中，步驟c所述的切換為開關控制的切換，當多個處理內核間完全對稱平等時，交換數據時由需要交換數據的處理內核提出交換申請，等待另一處理內核來應答；當多個處理內核中有一個是主控處理內核時，交換數據時則由主控處理內核根據任務需求來動態控制和分配。

本發明的另一目的通過以下技術方案實現：基于數據緩存重配置的多核間數據交換裝置，其特征在于：包括第一處理內核、第二處理內核、緩存交叉開關、連接在第一處理內核與第二處理內核之間的開關控制模塊，其中第一處理內核設有兩路組相聯映射的第一路數據緩存、第二路數據緩存，第二處理內核設有兩路組相聯映射的第三路數據緩存、第四路數據緩存，緩存交叉開關分別與第一處理內核、第二處理內核、第二路數據緩存、第三路數據緩存、開關控制模塊連接。