[發明專利]用于雙功率存儲器的預解碼器及雙功率存儲器

有效

• 申請號: 201310143354.7
• 申請日: 2013-04-23
• 公開（公告）號: CN103377692A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 王嘉維
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G11C8/10
• 分類號: G11C8/10;G11C11/413
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 于淼;楊穎

技術領域

本發明是有關于一種雙功率存儲器，特別是有關于用于雙功率存儲器的預解碼器以及雙功率存儲器。

背景技術

由于工藝技術（例如深亞微米工藝技術（deep?sub-micron?process））縮減尺寸，片上系統(system?on?chip,SOC)的布局面積已被很大程度地減小。然而，由于低供電電壓、工藝變化（process?variation）引起的閾值電壓失配等等，尺寸大大減小的SOC中的存儲器(例如，靜態隨機存儲器(SRAM))的可靠性將變得更加惡化。舉例來說，存儲器的閾值電壓失配對于65nm之工藝大約為35mV/sigma。此外，上述存儲器的閾值電壓失配很難通過SPICE(Simulation?Program?on?IC?Emphasis，集成電路仿真軟件)轉角模型估計或模擬，例如這些模型可以是SS(低速PMOS低速NMOS)、TT(普通PMOS普通NMOS)、FF(高速PMOS高速NMOS)、SF(低速PMOS高速NMOS)或FS(高速PMOS低速NMOS)模型。

一般說來，10M比特存儲器或更大存儲容量的存儲器在SOC中很常見。若SOC的存儲器操作于低供應電壓，則因為存儲器單元（cell）之間的閾值電壓失配，將發生讀/寫失敗。此外，當供應電壓下降時，讀/寫失敗的缺陷密度（defect?density）將會增加。

圖1為SRAM110的示意圖，其中SRAM110實現于集成電路100。集成電路100進一步包括通過供應電壓VDD供電的隨機邏輯120。SRAM110包括具有多個存儲器單元的存儲器陣列111、電平轉換器112、用于解碼地址信號以獲得預解碼信號的字符線(WL)解碼器113、用于控制讀/寫操作的控制單元114以及用于在SRAM110和隨機邏輯120之間接收和傳送數據的輸入/輸出(I/O)單元115。此外，在控制單元114和隨機邏輯120之間可以有地址、時鐘以及讀/寫控制信號的流動。為了避免SRAM110的讀/寫失敗，存儲器陣列111通過高于供應電壓VDD的供應電壓CVDD供電。在字符線解碼器113和存儲器陣列111之間設置電平轉換器112，用于將字符線解碼器113產生的信號的電壓電平從供應電壓VDD的電平改變為供應電壓CVDD的電平，以驅動存儲器陣列111。

圖2為具有多個雙功率軌道驅動器的字符線驅動器陣列200的示意圖，其中字符線驅動器陣列200耦接于通過供應電壓VDD供電的字符線解碼器202和通過供應電壓CVDD供電的存儲器陣列204之間，字符線驅動器陣列200至少包括字符線驅動器210、220、230。字符線解碼器202提供脈沖信號XPC表明SRAM中對應于地址信號的部分已被選擇。字符線解碼器202進一步根據地址信號ADD提供多個預解碼信號(例如，predecode[0]、predecode[1]、predecode[2]等)至字符線驅動器陣列200。字符線驅動器陣列200的每一個雙功率軌道驅動器根據對應的預解碼信號和脈沖信號XPC產生字符線信號。舉例來說，當脈沖信號XPC被設置(assert)時，字符線驅動器210根據預解碼信號predecode[0]產生字符線信號WL[0]，字符線驅動器220根據預解碼信號predecode[1]產生字符線信號WL[1]，字符線驅動器230根據預解碼信號predecode[2]產生字符線信號WL[2]等等。在字符線驅動器陣列200中，每一個字符線驅動器具有電平轉換器，例如字符線驅動器210的電平轉換器212，字符線驅動器220的電平轉換器222或字符線驅動器230的電平轉換器232，其中每一個電平轉換器設置于數據傳輸路徑中。因此布局面積和關鍵時機路徑（critical?timing?path）中的額外柵極延遲將增加，降低了存儲器陣列的存取速度。

圖3為另一個具有多個雙功率軌道驅動器的字符線驅動器陣列300的示意圖，其中字符線驅動器陣列300耦接于通過供應電壓VDD供電的字符線解碼器302供電和通過供應電壓CVDD供電的存儲器陣列304。與圖2所示的字符線驅動器陣列200相比，字符線驅動器陣列300中的每一個字符線驅動器的數據傳輸路徑中不存在電平轉換器，因此字符線驅動器陣列300的布局面積小于圖2所示的字符線驅動器陣列200的布局面積。然而在脈沖信號傳輸路徑中設置電平轉換器306，用于將字符線解碼器302產生的脈沖信號XPC的電壓電平從供應電壓VDD的電平改變至供應電壓CVDD的電平。因此，在關鍵時機路徑中增加了額外柵極延遲，降低了存儲器陣列的存取速度。