[發明專利]一種恢復內部存儲器中的異常數據的方法及裝置

有效

• 申請號: 201310140972.6
• 申請日: 2013-04-22
• 公開（公告）號: CN103226499A
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 惠衛鋒;朱小剛
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F11/07
• 分類號: G06F11/07;G06F12/08
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

技術領域

本發明涉及數據恢復技術領域，特別是涉及一種恢復內部存儲器中的異常數據的方法及裝置。?

背景技術

RAM（random?access?memory，隨機訪問存儲器）具有隨機存儲、訪問速度快等優點，因此，RAM常常用作電信設備、IT設備中的內部存儲器。根據RAN存儲器的特性，RAM存儲器具有三大失效模式，分別為：?

硬失效：器件內部發生不可恢復性物理失效，必須更換失效的硬件單元才能夠消除故障；?

偽硬失效：器件內部硬件單元發生邏輯性死鎖，必須通過上下電等操作消除故障，恢復正常運行，偽硬失效并非物理性硬件失效，無需更換硬件單元；?

軟失效：當高能亞原子粒子穿越超大規模電路存儲單元中的硅時，會伴隨著自由電荷的產生，這些電荷在極短的時間間隔內（約15ps）會聚集在電路節點中，當超過一定程度，存儲的數據就會改變，造成系統出錯，但軟失效對電路的損害不是永久性的，可通過向發生失效的區域重寫回正確的數據即可恢復。?

隨著電信設備和IT設備的體積越來越小，集成度越來越高，RAM發生軟失效的概率也越來越高。現有技術中，主要通過在讀取RAM數據時，會根據校驗算法，比如：奇偶校驗算法、ECC（Error?Correcting?Code，錯誤檢查和糾正）糾檢算法等，校驗讀取到的數據是否發生變異，進而校驗得到存儲該數據的存儲空間是否發生軟失效，若存儲該數據的空間發生軟失效，數據發生了異常，CPU執行系統復位操作，恢復異常的數?據。?

本發明申請人在長期研究中發現：通過系統復位方式恢復RAM中因軟失效造成的異常數據，相當于，重新啟動系統，使系統回到初始狀態，系統使用過程中開啟的應用軟件均關閉，操作影響大，恢復時間長。?

發明內容

本發明實施方式主要解決的技術問題是提供一種恢復內部存儲器中的異常數據的方法及裝置，能夠提高恢復內部存儲器中的異常數據的速度。?

第一方面，提供一種恢復內部存儲器異常數據的方法，包括：處理器接收數據異常中斷信號和異常數據所在的異常指令的地址，其中，異常數據存儲于內部存儲器；處理器掛起正在執行的當前指令，并記錄計算機指針所指向的地址；處理器根據計算機指針所指向的地址，獲取處理器當前正在執行的程序單元；處理器根據異常指令的地址判斷異常指令是否屬于程序單元；若異常指令屬于程序單元，則處理器判斷程序單元中第一條指令至當前指令間的指令是否均為可逆指令，可逆指令是指指令中不包含破壞性操作；若程序單元中第一條指令至當前指令間的指令均為可逆指令時，則處理器調用程序單元對應的析構程序單元，以釋放程序單元已申請的資源；處理器將計算機指針重新指向程序單元中的第一條指令的地址，重新執行程序單元，以恢復內部存儲器中的異常數據。?

結合第一方面實現方式，在第一方面的第一種可能實現方式中，處理器判斷程序單元中第一條指令至當前指令間的指令是否均為可逆指令的步驟包括：處理器判斷程序單元是否為可逆，程序單元的可逆是指程序單元中的所有指令均不包含破壞性操作；若程序單元為不可逆，則處理器獲取程序單元中的第一條不可逆指令的地址，并判斷第一條不可逆指令的地址是否在計算機指針所指向的地址之后；若程序單元中第一條指令至當前指令間的指令均為可逆指令時，則處理器調用程序單元對應的析構程序單元，以釋放程序單元已申請的資源的步驟包括：若程序?單元為可逆，或者，第一條不可逆指令的地址在計算機指針所指向的地址之后，則處理器調用程序單元對應的析構程序單元，以釋放程序單元已申請的資源。?

結合第一方面的第一種實現方式，在第一方面的第二種可能實現方式中，處理器判斷程序單元是否為可逆的步驟包括：處理器獲取程序單元的可逆矩陣，并在程序單元的可逆矩陣中查詢程序單元是否為可逆，其中，可逆矩陣包括程序單元的可逆信息；處理器獲取程序單元中的第一條不可逆指令的地址包括：處理器獲取程序單元的起始地址以及從可逆矩陣中獲取第一條不可逆指令的偏移量；處理器將起始地址與偏移量之和，作為第一條不可逆指令的地址。?

結合第一方面實現方式，在第一方面的第三種可能實現方式中，內部存儲器包括緩沖存儲器和隨機訪問存儲器；在處理器調用程序單元對應的析構程序單元的步驟之后，處理器將計算機指針指向程序單元的第一條指令的地址的步驟之前，還包括：處理器從緩存存儲映射表中，獲取程序單元的第一條指令至當前指令之間的指令中的數據的緩存地址，并將緩存地址所指向的緩沖存儲器中的緩存空間置為無效。?

結合第一方面的第三種實現方式，在第一方面的第四種可能實現方式中，緩沖存儲器包括一級緩沖存儲器和二級緩沖存儲器。?