[發明專利]具有凹陷柵的晶體管及其制造方法有效
| 申請號: | 201310136189.2 | 申請日: | 2013-04-18 |
| 公開(公告)號: | CN103515243B | 公開(公告)日: | 2018-01-02 |
| 發明(設計)人: | 盧徑奉;殷庸碩;李美梨 | 申請(專利權)人: | 愛思開海力士有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28;H01L29/78;H01L29/423 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙)11363 | 代理人: | 俞波,石卓瓊 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 凹陷 晶體管 及其 制造 方法 | ||
相關申請的交叉引用
本申請要求2012年6月29日提交的申請號為10-2012-0071139的韓國專利申請的優先權,其全部內容通過引用合并于此。
技術領域
本發明的示例性實施例涉及一種半導體裝置,更具體而言涉及一種具有凹陷柵(recess gate)的晶體管及其制造方法。
背景技術
隨著DRAM的半導體存儲器件的集成度增加,晶體管所占據的面積逐漸地減少。因此,隨著晶體管的溝道長度縮短,發生短溝道效應(short channel effect)。特別地,如果在DRAM的存儲器單元所采用的單元晶體管中出現短溝道效應,則存儲器單元的泄漏電流增加且刷新特性惡化。根據此事實,提出了一種即使在DRAM的集成度增加時,仍能抑制短溝道效應的凹陷柵結構。
近來,提出了一種應用凹陷柵結構的方法,以改善形成在外圍區域中的晶體管的驅動性能。
圖1是說明具有現有的凹陷柵結構的現有晶體管的剖面圖。
參見圖1,在半導體襯底11中限定凹部12。在限定有凹部12的表面上形成柵電介質層13。在柵電介質層13上形成包括硅電極14的凹陷柵結構并且凹陷柵結構填充凹部12。在硅電極14上形成金屬電極15和在金屬電極15上形成柵硬掩模層16。在凹陷柵結構兩側的半導體襯底11中形成源極/漏極區域17。
在圖1中,硅電極14包括多晶硅且被摻雜雜質以具有導電性。例如,在沉積未摻雜的多晶硅以填充凹部12之后,摻雜所述雜質。根據希望的晶體管類型,雜質可以包括N型雜質或P型雜質。例如,NMOSFET包括N型多晶硅,而PMOSFET包括P型多晶硅。
圖2A和圖2B是說明根據現有技術的硅電極的雜質摻雜方法的視圖。圖2A示出離子束注入方法,以及圖2B示出等離子體摻雜方法。
當使用離子束注入方法摻雜雜質時,可以通過將注射范圍Rp設置在如附圖標記①所示的凹部的深層,來執行離子束注入方法。然而,在離子束注入方法中,可能會造成這樣的問題:很可能如附圖標記②和③所表示的那樣發生滲透現象(penetration phenomenon)。
在如本領域周知的等離子體摻雜(PLAD)方法中,硅電極的表面具有最大摻雜濃度并且雜質向下擴散。因此,隨著硅電極的高度增加,摻雜效率會急劇地下降。因此,在凹陷柵結構中,雖然可以在表面上充分地執行摻雜且直到中間區域④的程度,但是難以充分地執行摻雜至凹部的深層⑤。
發明內容
本發明的實施例涉及一種具有凹陷柵結構的摻雜效率改善的晶體管及其制造方法。
根據本發明的一個實施例,一種制造晶體管的方法可以包括以下步驟:在半導體襯底中形成凹部;在半導體襯底之上形成柵電介質層;在柵電介質層之上形成柵導電層,柵導電層包括作為捕獲區的層;用雜質摻雜柵導電層,其中雜質累積在捕獲區中;以及通過執行退火,使雜質擴散。
根據本發明的另一個實施例,一種制造晶體管的方法可以包括以下步驟:在半導體襯底中形成凹部;在半導體襯底之上形成柵電介質層;在柵電介質層之上形成包括下層、中間層和上層的柵導電層,其中中間層包含捕獲物類;用第一雜質摻雜柵導電層,其中在中間層中累積第一雜質;以及通過執行退火,使第一雜質擴散。
根據本發明的另一個實施例,一種制造晶體管的方法可以包括以下步驟:在半導體襯底的第一和第二區域中形成凹部;在具有凹部的半導體襯底之上形成柵電介質層;在柵電介質層之上在第一區域和第二區域中形成柵導電層,所述柵導電層包括下層、中間層以及上層,其中中間層包含捕獲物類;用第一雜質摻雜第一區域中的柵導電層;以及用與第一雜質不同的第二雜質摻雜第二區域中的柵導電層,其中在第一區域中和在第二區域中的中間層中分別累積第一雜質和第二雜質;以及通過執行退火,使分別在第一區域和第二區域中的第一雜質和使第二雜質擴散。
根據本發明的另一個實施例,一種制造晶體管的方法可以包括以下步驟:在半導體襯底之上形成柵電介質層,所述半導體襯底包括限定凹部的第一區域和具有平坦表面的第二區域;在柵電介質層之上形成在第一區域和第二區域中的柵導電層,所述柵導電層包括下層、中間層和上層,其中中間層包含捕獲物類;用第一雜質摻雜第一區域中的柵導電層;以及用與第一雜質不同的第二雜質摻雜第二區域中的柵導電層,其中在第一區域和第二區域中的中間層中分別累積第一雜質和第二雜質;以及通過執行退火,使分別在第一區域和第二區域中的第一雜質和使第二雜質擴散。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛思開海力士有限公司,未經愛思開海力士有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310136189.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:晶圓位置檢測裝置和檢測方法
- 下一篇:一種石墨烯電極片及其制備方法和應用
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





