[發明專利]半導體器件芯片級封裝方法有效
| 申請號: | 201310135368.4 | 申請日: | 2013-04-17 |
| 公開(公告)號: | CN103247546A | 公開(公告)日: | 2013-08-14 |
| 發明(設計)人: | 高國華;丁萬春;郭飛;朱桂林 | 申請(專利權)人: | 南通富士通微電子股份有限公司 |
| 主分類號: | H01L21/60 | 分類號: | H01L21/60 |
| 代理公司: | 北京市惠誠律師事務所 11353 | 代理人: | 雷志剛;潘士霖 |
| 地址: | 226006 江*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 芯片級 封裝 方法 | ||
1.一種半導體器件芯片級封裝方法,其特征在于,包括以下步驟:
在半導體芯片的焊盤和鈍化層上依次形成保護層和種子層;
在種子層上形成金屬再配線層;
在金屬再配線層上形成掩膜層,并在掩膜層上開設用于暴露金屬再配線層的開口;
對上述開口部位的金屬再配線層進行腐蝕形成位于所述金屬再配線層表面的凹槽;
去除剩余掩膜層;
在所述金屬再配線層上形成焊料凸點。
2.根據權利要求1所述的半導體器件芯片級封裝方法,其特征在于,所述凹槽的深度不超過金屬再配線層厚度的一半。
3.根據權利要求1所述的半導體器件芯片級封裝方法,其特征在于,所述凹槽的截面呈倒梯形。
4.根據權利要求1所述的半導體器件芯片級封裝方法,其特征在于,所述凹槽的寬度不大于金屬再配線層寬度的一半。
5.根據權利要求1所述的半導體器件芯片級封裝方法,其特征在于,所述保護層為耐熱金屬層。
6.根據權利要求1所述的半導體器件芯片級封裝方法,其特征在于,所述掩膜層為光刻膠層。
7.根據權利要求1所述的半導體器件芯片級封裝方法,其特征在于,所述金屬再配線層的厚度大于12um。
8.根據權利要求5所述的半導體器件芯片級封裝方法,其特征在于,所述耐熱金屬層的材料是鈦、鉻、鉭或它們的組合;或/和所述種子層為銅、鋁、鎳或它們的組合。
9.根據權利要求1-8任一項所述的半導體器件芯片級封裝方法,其特征在于,在所述金屬再配線層上通過電鍍的方式形成焊料凸點,所述焊料凸點為銅柱凸點。
10.根據權利要求1-8任一項所述的半導體器件芯片級封裝方法,其特征在于,使用金屬腐蝕液清洗的方式對所述開口部位的金屬再配線層進行腐蝕形成位于所述金屬再配線層表面的凹槽。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南通富士通微電子股份有限公司,未經南通富士通微電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310135368.4/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





