[發明專利]一種地址映射處理的方法、裝置

有效

• 申請號: 201310130486.6
• 申請日: 2013-04-15
• 公開（公告）號: CN104102586B
• 公開（公告）日: 2019-02-22
• 發明（設計）人: 黃蘇
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 蔣雅潔;張穎玲

本發明公開了一種地址映射處理的方法及裝置，該方法包括：根據當前配置的雙倍數據速率同步隨機存儲器(DDR)數量對邏輯地址分區；根據分區后各區間段的邏輯地址分別進行邏輯地址和物理地址間的映射處理。該裝置的映射處理單元用于根據分區后各區間段的邏輯地址分別進行邏輯地址和物理地址間的映射處理。采用本發明，既節約RAM資源，又能實現對物理地址的高效管理。

技術領域

本發明涉及數據通信領域的地址映射技術，尤其涉及一種地址映射處理的方法及裝置。

背景技術

雙倍數據速率同步隨機存儲器，簡稱DDR SDRAM是電子設備工程聯合委員會(JEDEC)與2004年發布的新生代內存技術標準，因其低廉的價格，高帶寬的數據吞吐率以及功耗低的優勢，DDR SDRAM被廣泛用于存儲需求高的數據通信領域。然而在數據通信芯片領域，芯片的關鍵性能指數為每秒處理包數(PPS)，由它決定了用于數據包緩存的DDR SDRAM必須達到最低的讀寫效率以滿足芯片的處理能力。同時，因為成本因素，又不能單純的以增加DDRSDRAM物理片數的方法來提高整個芯片的數據吞吐率。

DDR SDRAM廣泛應用于數據通信芯片領域，用于報文處理過程中緩存包數據，目前普遍是DDR的第三代產品，即DDR3SDRAM，本文后續簡稱DDR3。數據通信芯片的一般處理模式為：數據包經過MAC層的處理后首先將包緩存入片外DDR3芯片，同時生成緩存數據包的DDR3物理地址，并將其作為數據包特征信息的一部分繼續其他如協議以及QoS功能的處理。對以太網數據報文，包的最小長度為64B，同時目前主流DDR3的burst地址位寬為16B，可以看到一個數據包至少需要4個burst地址，如果直接將數據包的DDR3物理地址作為其特征信息，則至少需要攜帶4個物理地址，導致資源增加。

為降低開銷，現有技術一般采用邏輯地址作為數據包緩存地址的特征信息，一個邏輯地址代表若干個DDR3物理地址，此種方案需要DDR3的邏輯地址和物理地址之間做一一對應的映射關系，但是，采用現有技術存在的問題是：這種地址映射的處理方案既浪費RAM資源，又無法實現對物理地址的高效管理

發明內容

有鑒于此，本發明的主要目的在于提供一種地址映射處理的方法及裝置，既節約RAM資源，又能實現對物理地址的高效管理。

為達到上述目的，本發明的技術方案是這樣實現的：

一種地址映射處理的方法，該方法包括：

根據當前配置的雙倍數據速率同步隨機存儲器DDR數量對邏輯地址分區；

根據分區后各區間段的邏輯地址分別進行邏輯地址和物理地址間的映射處理。

其中，所述根據當前配置的DDR數量對邏輯地址分區具體包括：

根據DDR數量及每個DDR所包含的物理存儲體bank數量得到總的物理bank數；

將總的邏輯地址均分為多個邏輯地址段，且分段數為所述總的物理bank數的所有公約數中數值為2ⁿ的最大值，所述n指段內鏈表數量。

其中，所述根據分區后各區間段的邏輯地址分別進行邏輯地址和物理地址間的映射處理具體包括：

數值為2ⁿ的情況下，每個邏輯地址段對應一個物理bank，則為邏輯地址與物理地址的一對一映射；

數值為非2ⁿ的情況下，每個邏輯地址段對應多個物理bank，則為邏輯地址與物理地址的一對多映射。

其中，該方法還包括：所述一對多映射時，為每個物理bank配置段內偏移基地址，所述段內偏移基地址的數量為n-1。

其中，該方法還包括：根據所述段內偏移基地址和段內偏移地址，得到段內偏移地址對應的段內偏移物理bank地址。