[發(fā)明專利]封裝結(jié)構(gòu)中的細(xì)長凸塊結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201310119638.2
• 申請(qǐng)日: 2013-04-08
• 公開（公告）號(hào): CN103915401B
• 公開（公告）日: 2017-05-03
• 發(fā)明（設(shè)計(jì)）人: 莊曜群;莊其達(dá);曾明鴻;陳承先
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L23/488
• 分類號(hào): H01L23/488;H01L21/60
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司11409
• 代理人: 章社杲,孫征

1.一種封裝結(jié)構(gòu)，包括：

芯片，包括凸塊結(jié)構(gòu)，所述凸塊結(jié)構(gòu)包括導(dǎo)電柱，所述導(dǎo)電柱具有沿著所述導(dǎo)電柱的長軸測(cè)量的長度L和沿著所述導(dǎo)電柱的短軸測(cè)量的寬度W；以及

襯底，包括焊盤區(qū)域和位于所述焊盤區(qū)域上方的掩模層，所述掩模層具有露出部分所述焊盤區(qū)域的開口，

其中，所述芯片附接至所述襯底以在所述導(dǎo)電柱和所述焊盤區(qū)域之間形成互連件，

其中，所述開口具有沿著所述長軸測(cè)量的第一尺寸d1和沿著所述短軸測(cè)量的第二尺寸d2；以及

其中，長度L大于第一尺寸d1，而寬度W小于第二尺寸d2。

2.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，進(jìn)一步包括位于所述導(dǎo)電柱和所述焊盤區(qū)域之間的焊點(diǎn)區(qū)域。

3.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中，由阻焊材料層形成所述掩模層。

4.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中，所述導(dǎo)電柱包括銅或銅合金。

5.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中，所述導(dǎo)電柱的所述長軸垂直于所述芯片的邊緣。

6.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中，所述導(dǎo)電柱的所述長軸沿著朝向所述芯片的中央?yún)^(qū)域的方向。

7.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中，長度L與第一尺寸d1之間的差值大于20μm。

8.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中，寬度W與第二尺寸d2之間的差值大于2μm。

9.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其中，第一尺寸d1等于第二尺寸d2。

10.一種封裝結(jié)構(gòu)，包括：

芯片，包括凸塊結(jié)構(gòu)，所述凸塊結(jié)構(gòu)包括導(dǎo)電柱，所述導(dǎo)電柱具有沿著所述導(dǎo)電柱的長軸測(cè)量的長度L和沿著導(dǎo)電柱的短軸測(cè)量的寬度W；以及

襯底，包括位于所述襯底上方并具有開口的掩模層、以及填充所述掩模層的開口并從所述掩模層的頂面突出的導(dǎo)電區(qū)域；

其中，所述芯片附接至所述襯底以在所述導(dǎo)電柱和所述導(dǎo)電區(qū)域之間形成互連件，

其中，所述開口具有沿著所述長軸測(cè)量的第一尺寸d1和沿著所述短軸測(cè)量的第二尺寸d2；以及

其中，長度L大于第一尺寸d1，而寬度W小于第二尺寸d2。

11.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，進(jìn)一步包括位于所述導(dǎo)電柱和所述導(dǎo)電區(qū)域之間的焊點(diǎn)區(qū)域。

12.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其中，由阻焊材料層形成所述掩模層。

13.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其中，所述導(dǎo)電柱包括銅或銅合金。

14.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其中，所述導(dǎo)電柱的所述長軸垂直于所述芯片的邊緣。

15.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其中，所述導(dǎo)電柱的所述長軸沿著朝向所述芯片的中央?yún)^(qū)域的方向。

16.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其中，長度L與第一尺寸d1之間的差值大于20μm。

17.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其中，寬度W與第二尺寸d2之間的差值大于2μm。

18.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其中，第一尺寸d1等于第二尺寸d2。

19.一種形成封裝結(jié)構(gòu)的方法，包括：

在半導(dǎo)體襯底上形成凸塊結(jié)構(gòu)，其中，所述凸塊結(jié)構(gòu)包括導(dǎo)電柱，所述導(dǎo)電柱具有沿著所述導(dǎo)電柱的長軸測(cè)量的長度L和沿著所述導(dǎo)電柱的短軸測(cè)量的寬度W；

在具有焊盤區(qū)域的封裝襯底上形成阻焊層，

在所述阻焊層中形成開口，其中，所述開口具有沿著所述長軸測(cè)量的第一尺寸d1和沿著所述短軸測(cè)量的第二尺寸d2，長度L大于第一尺寸d1，而寬度W小于第二尺寸d2；以及

將芯片附接至所述封裝襯底以在所述導(dǎo)電柱和所述焊盤區(qū)域之間形成互連件。

20.根據(jù)權(quán)利要求19所述的方法，進(jìn)一步包括在所述導(dǎo)電柱和所述焊盤區(qū)域中的至少一個(gè)上形成焊料層。