[發明專利]一種具有降低縱向寄生晶體管效應的器件結構及其制作方法

在審

• 申請號: 201310113439.0
• 申請日: 2013-04-02
• 公開（公告）號: CN104103685A
• 公開（公告）日: 2014-10-15
• 發明（設計）人: 曹國豪;鄭大燮
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

本發明提供一種具有降低縱向寄生晶體管效應的器件結構及其制作方法，該器件至少包括：第一導電類型襯底；所述第一導電類型襯底中離子注入有第二導電類型的第一深阱區；所述第一深阱區上離子注入有第二導電類型的第二深阱區，其中，所述第二深阱區的摻雜濃度大于第一深阱區的摻雜濃度；所述第二深阱區上離子注入有第一導電類型的中壓阱區。本發明通過在第二導電類型的第一深阱區和第一導電類型的中壓阱區之間設置第二導電類型的第二深阱區，該高濃度的第二深阱區用來隔離低濃度的第一深阱區，抑制了中壓阱區/第一深阱區/襯底形成的縱向晶體管的寄生效應，降低了襯底的噪音。

技術領域

本發明涉及半導體技術領域，特別是涉及一種具有降低縱向寄生晶體管效應的器件結構及其制作方法。

背景技術

隨著半導體行業的迅猛發展，以大功率半導體器件為代表的電力電子技術迅速發展，應用領域不斷擴大，在現今各種功率器件中，橫向擴散金屬氧化物MOS器件（LateralDiffusion MOS，LDMOS）具有工作電壓高，工藝相對簡單，因此LDMOS有著廣闊的發展前景。通常，耐高壓的LDMOS器件會與其他中壓及低壓的器件集成在一塊芯片上，由統一的制造工藝完成。

以P型LDMOS和N型中壓MOS（Medium Voltage MOS，MVMOS）集成結構為例，現有的P型LDMOS（LDPMOS）的結構如圖1所示，其至少包括：設于P型襯底（P_sub）1A上的深N阱區（DNW）2A；設于所述深N阱區2A上的中壓N阱（MVNW）3’A和P漂移區（P_Drift）4A；橫跨于所述中壓N阱3’A和P漂移區4A表面的柵極結構（GT）5A，所述柵極結構5A由柵極、柵介質層及側墻組成；設于所述中壓N阱中3’A的重摻雜P+區6A和重摻雜N+區7A，所述重摻雜P+區6A定義為源區，所述重摻雜N+區7A為體接觸區；設于P漂移區4A中的重摻雜P+區，所述此P+區定義為漏區；位于P漂移區4A且部分位于柵極結構5A下方的淺溝道隔離區8A（STI）。作為高壓LDPMOS器件，需要提高其擊穿電壓，而為了提高LDPMOS的擊穿電壓，就必須提高P漂移區4A到深N阱區2A這個PN結的擊穿電壓，一般來說技術人員會通過降低深N阱區2A的濃度來達到提高擊穿電壓的目的。

但是，如果降低深N阱區2A的濃度，則會直接影響到與LDPMOS器件集成在一塊芯片上的MVNMOS器件，現有的MVNMOS結構如圖2所示，其至少包括：設于P型襯底（P_sub）1A上的深N阱區（DNW）2A；設于所述深N阱區2A上的中壓P阱區（MVPW）3A；設于所述中壓P阱區3A上的柵極結構5A；設于柵極結構5A每一側的中壓P阱區3A中的重摻雜N+區7A和重摻雜P+區6A；所述重摻雜N+區7A和重摻雜P+區6A之間、中壓P阱區3A和深N阱區2A之間、深N阱區2A和P型襯底1A之間分別設有淺溝道隔離區8A。從MVNMOS的結構上看，如果深N阱區2A的濃度降低，MVNMOS中的中壓P阱區3A、深N阱區2A和P型襯底1A形成的縱向PNP寄生晶體管就很容易被打開，這樣就會有電流注入到P型襯底1A，產生電噪音，繼而影響整個器件性能的穩定。

因此，如何降低器件中縱向寄生晶體管效應是本領域技術人員需要解決的課題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種具有降低縱向寄生晶體管效應的器件結構及其制作方法，用于解決現有技術中器件內縱向寄生晶體管效應引起噪音的問題。

為實現上述目的及其他相關目的，本發明提供一種具有降低縱向寄生晶體管效應的器件結構，其至少包括：

第一導電類型襯底；

所述第一導電類型襯底中離子注入有第二導電類型的第一深阱區；

所述第一深阱區上離子注入有第二導電類型的第二深阱區，其中，所述第二深阱區的摻雜濃度大于第一深阱區的摻雜濃度；

所述第二深阱區上離子注入有第一導電類型的中壓阱區。