[發明專利]一種閃存存儲器的制作方法在審
| 申請號: | 201310113420.6 | 申請日: | 2013-04-02 |
| 公開(公告)號: | CN104103593A | 公開(公告)日: | 2014-10-15 |
| 發明(設計)人: | 王成誠;李紹彬;楊蕓;仇圣棻 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/8247 | 分類號: | H01L21/8247;H01L21/336;H01L21/331 |
| 代理公司: | 上海光華專利事務所 31219 | 代理人: | 李儀萍 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 閃存 存儲器 制作方法 | ||
技術領域
本發明屬于半導體器件的制造領域,涉及一種閃存存儲器的制作方法,該方法是基于浮柵自對準工藝進行的。
背景技術
閃存存儲器(Flash?Memory,簡稱閃存)是一種發展很快的非揮發性半導體存儲器,它是在EPROM和EEPROM的制造技術基礎上發展起來的一種可編程擦除、非易失性存儲元件,既具有半導體存儲器讀取速度快、存儲容量大的優點,又克服了DRAM和SRAM那樣切斷電源便損失所存數據的缺陷,已成為業界研究的主流之一。閃存存儲器自從1988年由英特爾率先推出之后,已被應用在數以千計的產品之中,包括移動電話、筆記本電腦、掌上電腦和U盤等移動設備、以及網絡路由器和艙內錄音機這樣的工業產品中。研制低功耗、具有高可靠性和能夠快速存儲的閃存存儲器單元是閃存技術發展的重要推動力。
典型的閃存存儲器主要是由浮柵(Floating?Gate)與控制柵(Control?Gate)所構成,控制柵設置于浮柵之上且二者之間以阻擋氧化層相隔,同時浮柵與襯底之間以隧穿氧化層(Tunnel?Oxide)相隔。
目前市場上流行的閃存陣列主要以NOR(或非門)型陣列結構和NAND(與非門)型陣列結構為主流,其中,NOR閃存存儲器(NOR?Flash)在存儲格式和讀寫方式上都與常用的內存相近,支持隨機讀寫,具有較高的速度。
不過,隨著集成電路技術的發展,不斷地提升產品內部元件集成度的同時,使得閃存存儲器單元的尺寸越來越小,各個存儲單元間的距離也越來越短,造成相鄰存儲單元的浮柵之間存在耦合干擾(coupling?interference)現象。具體地,由于相鄰存儲單元之間存在電場影響,未被操作的存儲單元的閾值電壓(threshold?voltage,VTH)會受到與其相鄰的已被操作的存儲單元的影響,則相鄰存儲單元的浮柵之間的干擾導致未被操作的存儲單元的閾值電壓漂移(VTH?shift),引發存儲單元的可靠性下降。
降低這種相鄰存儲單元的浮柵之間的干擾的方法在于擴大相鄰存儲單元的浮柵之間的距離。不過,在浮柵自對準工藝(Self-Aligned?Poly,SAP)中,需要在存儲單元的浮柵寬度與相鄰存儲單元的浮柵間距之間進行權衡折中。由于現有的多晶硅填充能力存在局限性,造成現有的填充工藝制備過窄的浮柵時容易產生空洞缺陷,這種空洞缺陷存在于浮柵的內部或邊緣處,如圖1所示,在現有技術中,刻蝕溝槽時只采用純濕法刻蝕硬掩膜,而后續在填充制備多晶硅浮柵5時,在浮柵5中及多晶硅與隔離結構2邊緣處形成有空洞缺陷51。空洞缺陷的存在,引致浮柵的損耗和隧穿氧化層的不完整的情況發生,同時造成浮柵數據保持的能力降低,引發閃存存儲器的耐久性和可靠性方面的問題。
發明內容
鑒于以上所述現有技術的缺點,本發明的目的在于提供一種閃存存儲器的制作方法,用于解決現有技術中降低相鄰存儲單元浮柵間的耦合干擾時引發填充制備浮柵產生空洞缺陷的問題。
為實現上述目的及其他相關目的,本發明提供一種閃存存儲器的制作方法,所述制作方法在形成隧穿氧化層及位于所述隧穿氧化層之上的浮柵之前至少包括:
1)提供一半導體襯底,通過隔離結構將所述半導體襯底隔離出有源區,其中,所述有源區上形成有包括第二硬掩膜及位于該第二硬掩膜之上的第一硬掩膜的雙層硬掩膜,所述雙層硬掩膜的表面與隔離結構的表面位于同一平面;
2)對所述第一硬掩膜進行濕法刻蝕,直至距所述隔離結構表面第一深度處,形成暴露第一硬掩膜的溝槽;
3)對所述隔離結構進行物理化學性刻蝕,以在位于溝槽開口處的隔離結構拐角處形成倒角;
4)繼續濕法刻蝕去除剩余的第一硬掩膜,直至暴露出所述第二硬掩膜,而后去除所述第二硬掩膜直至暴露出所述有源區。
可選地,所述物理化學性刻蝕至少包括高密度等離子體刻蝕。
可選地,第一深度與第一硬掩膜厚度的比值范圍是0.1~0.9。
可選地,第一深度與第一硬掩膜厚度的比值范圍是0.3~0.6。
可選地,所述倒角與水平方向的夾角為30~90度。
可選地,所述雙層硬掩膜包括依次形成于有源區上的氧化硅及氮化硅,其中,氧化硅為第二硬掩膜,氮化硅為第一硬掩膜。
可選地,所述步驟2)和步驟4)中對所述第一硬掩膜進行濕法刻蝕時采用H3PO4溶液。
可選地,所述步驟4)中去除所述第二硬掩膜時采用HF溶液進行濕法刻蝕。
可選地,所述隔離結構為淺溝槽隔離或絕緣介質隔離。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310113420.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種藍寶石絕緣層上覆硅襯底及其制備方法
- 下一篇:卡匣式激光標記系統
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





