[發(fā)明專利]一種U形溝道的半導(dǎo)體器件及其制造方法

無效

• 申請?zhí)枺?/td>: 201310111150.5
• 申請日: 2013-04-02
• 公開（公告）號: CN104103678A
• 公開（公告）日: 2014-10-15
• 發(fā)明（設(shè)計）人: 劉偉;劉磊;王鵬飛
• 申請（專利權(quán)）人: 蘇州東微半導(dǎo)體有限公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/423;H01L21/28;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別涉及一種U形溝道的半導(dǎo)體器件及其制造方法，屬于半導(dǎo)體存儲器技術(shù)領(lǐng)域。?

背景技術(shù)

半導(dǎo)體存儲器被廣泛應(yīng)用于各種電子產(chǎn)品之中。不同應(yīng)用領(lǐng)域?qū)Π雽?dǎo)體存儲器的構(gòu)造、性能和密度有著不同的要求。比如，靜態(tài)隨機存儲器(SRAM)擁有很高的隨機存取速度和較低的集成密度，而標(biāo)準(zhǔn)的動態(tài)隨機存儲器(DRAM)則具有很高的密度和中等的隨機存取速度。?

圖1為現(xiàn)有技術(shù)的的一種平面溝道的半導(dǎo)體存儲器，包括：在半導(dǎo)體襯底500內(nèi)形成的具有與半導(dǎo)體襯底相反摻雜類型的源區(qū)501和漏區(qū)502，半導(dǎo)體襯底500可以為單晶硅、多晶硅或者為絕緣體上的硅。在半導(dǎo)體襯底500內(nèi)、介于源區(qū)501和漏區(qū)502之間形成有器件的平面溝道區(qū)601，平面溝道區(qū)601是該半導(dǎo)體存儲器在進(jìn)行工作時在半導(dǎo)體襯底500內(nèi)形成的反型層。在源區(qū)501和漏區(qū)502內(nèi)還分別形成有高摻雜濃度的摻雜區(qū)509和摻雜區(qū)510，摻雜區(qū)509和摻雜區(qū)510與源區(qū)501和漏區(qū)502具有相同的摻雜類型。?

在源區(qū)501、溝道區(qū)601和漏區(qū)502之上形成有第一層絕緣薄膜503，且在漏區(qū)502之上的第一層絕緣薄膜503中形成有一個浮柵開口區(qū)域504。在第一層絕緣薄膜503之上、覆蓋整個平面溝道區(qū)601和浮柵開口區(qū)域504形成有一個作為電荷存儲節(jié)點的浮柵505，浮柵505具有與漏區(qū)502相反的摻雜類型，且浮柵505中的摻雜雜質(zhì)會通過浮柵開口區(qū)域504擴(kuò)散至漏區(qū)502中形成擴(kuò)散區(qū)602，從而通過浮柵開口區(qū)域504在浮柵505與漏區(qū)502之間形成一個p-n結(jié)二極管。?

覆蓋浮柵205和所述的p-n結(jié)二極管結(jié)構(gòu)形成有第二層絕緣薄膜506。在第二層絕緣薄膜506之上、覆蓋并包圍浮柵505形成有器件的控制柵507。在控制柵507的兩側(cè)還形成有柵極側(cè)墻508。該半導(dǎo)體存儲器還包括由導(dǎo)電材料形成的用于將源區(qū)501、控制柵507、漏區(qū)502、半導(dǎo)體襯底500與外部電極相連接的源區(qū)的接觸體511、控制柵的接觸體512、漏區(qū)的接觸體513和半導(dǎo)體襯底的接觸體514。?

為保證半導(dǎo)體存儲器的性能，平面溝道的半導(dǎo)體存儲器需要較長的溝道長度，這使得半導(dǎo)體存儲器的單元面積較大，從而降低了芯片密度，不利于芯片向微型化的方向發(fā)展。?

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的在于提出一種U形溝道的半導(dǎo)體存儲器，從而可以降低半導(dǎo)體存儲器的單元面積，提高芯片密度。?

為達(dá)到本發(fā)明的上述目的，本發(fā)明提出了一種U形溝道的半導(dǎo)體器件，具體包括：?

一個具有第一種摻雜類型的半導(dǎo)體襯底；?

在所述半導(dǎo)體襯底內(nèi)形成的具有第二種摻雜類型的源區(qū)和漏區(qū)；?

凹陷在所述半導(dǎo)體襯底內(nèi)且介于所述源區(qū)與漏區(qū)之間形成的U形溝道區(qū)；?

在所述源區(qū)和漏區(qū)之上且覆蓋整個U形溝道區(qū)形成的第一層絕緣薄膜；?

在位于所述漏區(qū)之上的第一層絕緣薄膜中形成的一個浮柵開口區(qū)域，所述開口區(qū)域可以是在漏區(qū)的半導(dǎo)體水平表面或者在所述的U型凹槽上部的內(nèi)側(cè)壁上；?

在所述第一層絕緣薄膜之上、覆蓋所述U形溝道區(qū)和所述浮柵開口區(qū)域形成的一個作為電荷存儲節(jié)點的具有第一種摻雜類型的浮柵，通過所述浮柵開口區(qū)域在所述浮柵與漏區(qū)之間形成的一個p-n結(jié)二極管；?

覆蓋所述浮柵與所述p-n結(jié)二極管形成的第二層絕緣薄膜；?

在所述第二層絕緣薄膜之上、覆蓋并包圍所述浮柵形成的控制柵；?

以導(dǎo)電材料形成的用于將所述源區(qū)、控制柵、漏區(qū)、半導(dǎo)體襯底與外部電極相連接的源區(qū)的接觸體、控制柵的接觸體、漏區(qū)的接觸體和半導(dǎo)體襯底的接觸體。?

如上所述的U形溝道的半導(dǎo)體器件，所述的第一層絕緣薄膜、第二層絕緣薄膜由二氧化硅、氮化硅、氮氧化硅或者高介電常數(shù)的絕緣材料形成，其物理厚度范圍為1-20納米。?

如上所述的U形溝道的半導(dǎo)體器件，所述的浮柵由多晶硅形成，所述的控制柵由金屬、合金或者摻雜的多晶硅形成。?

如上所述的U形溝道的半導(dǎo)體器件，所述的第一種摻雜類型為n型，所述的第二種摻雜類型為p型；或者，所述的第一種摻雜類型為p型，所述的第二種摻雜類型為n型。?

如上所述的U形溝道的半導(dǎo)體器件，所述的p-n結(jié)二極管、第二層絕緣薄膜和控制柵構(gòu)成了一個以所述控制柵作為柵極的柵控二極管，所述柵控二極管的陽極與所述浮柵相連接，所述柵控二極管的陰極與所述漏區(qū)相連接；或者，所述柵控二極管的陰極與所述浮柵相連接，所述柵控二極管的陽極與所述漏區(qū)相連接。?