[發明專利]具有金屬接觸件的III-V族化合物半導體器件及其制造方法

有效

• 申請號: 201310111054.0
• 申請日: 2013-04-01
• 公開（公告）號: CN103531588A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 查理德·肯尼斯·奧克斯蘭德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/45;H01L29/78;H01L21/8238;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明涉及III-V族化合物半導體器件及其制造方法。

背景技術

隨著互補金屬氧化物半導體(CMOS)器件縮減至更小尺寸，正在考慮滿足先進性能目標的新材料和新理念。

CMOS技術包括N型金屬氧化物半導體(NMOS)和P型金屬氧化物半導體(PMOS)。例如，金屬氧化物半導體場效應晶體管(MOSFET)是用于放大或轉換電子信號的晶體管。在NMOS和PMOS以及各種其他器件中高性能的一個方面是器件開關頻率。制造接觸件用于晶體管的柵電極以及源極和漏極區域。

III-V族化合物半導體由于它們的高遷移率和低有效質量是用于將來的CMOS器件的潛在溝道材料。面臨的一個挑戰是降低源極/漏極(S/D)擴展結構中的電阻以在III-V族半導體CMOS技術中使晶體管的性能最大化。

發明內容

為了解決上述技術問題，一方面，本發明提供了一種半導體器件，包括：半導體襯底；溝道層，包含至少第一III-V族半導體化合物，所述溝道層位于所述半導體襯底上方；柵極堆疊結構，位于所述溝道層的第一部分的上方；源極區和漏極區，位于所述溝道層的第二部分的上方，所述源極區和所述漏極區(S/D區)包含至少第二III-V族半導體化合物；以及第一金屬接觸結構，位于所述S/D區上方，所述第一金屬接觸結構包括接觸所述S/D區的第一金屬化接觸層，該金屬化接觸層包含至少一種金屬-III-V族半導體化合物。

在所述的半導體器件中，所述第一金屬化接觸層部分地嵌入所述S/D區。

在所述的半導體器件中，所述第一金屬化接觸層中的至少一種金屬-III-V族半導體化合物是由至少一種金屬和所述S/D區中的所述至少第二III-V族半導體化合物組成的材料。

在所述的半導體器件中，所述S/D區還包含金屬-III-V族半導體化合物。

在所述的半導體器件中，所述S/D區還包含金屬-III-V族半導體化合物，其中，所述第一金屬化接觸層中的至少一種金屬-III-V族半導體化合物和所述S/D區中的金屬-III-V族半導體化合物是鎳化物。

在所述的半導體器件中，所述第一金屬接觸結構還包括接觸所述金屬化接觸層的擴散阻擋層和接觸所述擴散阻擋層的金屬塞。

所述的半導體器件還包括：沿著所述柵極堆疊結構的側壁設置的間隔件，其中，所述S/D區是凹陷的，以使所述S/D區的一部分位于所述間隔件的底部高度之下。

所述的半導體器件還包括：位于所述柵極堆疊結構上方的第二金屬接觸結構，所述第二金屬接觸結構包括接觸所述柵極堆疊結構的第二金屬化接觸層。

所述的半導體器件還包括：位于所述柵極堆疊結構上方的第二金屬接觸結構，所述第二金屬接觸結構包括接觸所述柵極堆疊結構的第二金屬化接觸層，其中，所述柵極堆疊結構是金屬，并且所述第二金屬化接觸層設置在所述柵極結構的頂面上。

所述的半導體器件還包括：位于所述柵極堆疊結構上方的第二金屬接觸結構，所述第二金屬接觸結構包括接觸所述柵極堆疊結構的第二金屬化接觸層，其中，所述柵極堆疊結構包含多晶硅，并且所述第二金屬化接觸層包含金屬硅化物并且部分地嵌入所述柵極堆疊結構。

所述的半導體器件還包括：位于所述柵極堆疊結構上方的第二金屬接觸結構，所述第二金屬接觸結構包括接觸所述柵極堆疊結構的第二金屬化接觸層，其中，所述第二金屬接觸結構還包括接觸所述第二金屬化接觸層的擴散阻擋層和接觸所述擴散阻擋層的金屬塞。

另一方面，本發明提供了一種用于形成半導體器件的方法，包括：在半導體襯底上方提供包含至少一種III-V族半導體化合物的溝道層；在所述溝道層的第一部分上方形成柵極堆疊結構；在所述溝道層的第二部分上方形成源極區和漏極區(S/D區)；以及在所述S/D區上方形成第一金屬接觸結構，其中，所述第一金屬接觸結構包括接觸所述S/D區的第一金屬化接觸層，所述第一金屬化接觸層包含至少一種金屬-III-V族半導體化合物。

在所述的方法中，形成所述源極區和漏極區(S/D區)包括：在所述源極區和所述漏極區中形成具有III-V族半導體化合物的金屬化材料。

在所述的方法中，形成所述源極區和漏極區(S/D區)包括：在所述源極區和所述漏極區中形成具有III-V族半導體化合物的金屬化材料，其中，形成金屬化材料包括：在所述溝道層的第二部分上方提供至少一種III-V族半導體化合物；以及在所述源極區和所述漏極區中的III-V族半導體化合物上沉積金屬層，然后是對所述半導體器件進行退火的步驟。