[發(fā)明專(zhuān)利]堆迭式封裝結(jié)構(gòu)及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201310109201.0
• 申請(qǐng)日: 2013-03-29
• 公開(kāi)（公告）號(hào): CN103199071A
• 公開(kāi)（公告）日: 2013-07-10
• 發(fā)明（設(shè)計(jì)）人: 洪嘉臨
• 申請(qǐng)（專(zhuān)利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類(lèi)號(hào): H01L23/488
• 分類(lèi)號(hào): H01L23/488;H01L25/00;H01L21/60
• 代理公司: 上海專(zhuān)利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陸勍

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種堆迭式封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)

在現(xiàn)今的資訊社會(huì)中，使用者均是追求高速度、高品質(zhì)、多功能性的電子產(chǎn)品。就產(chǎn)品外觀而言，電子產(chǎn)品的設(shè)計(jì)是朝向輕、薄、短、小的趨勢(shì)邁進(jìn)。為了達(dá)到上述目的，許多公司在進(jìn)行電路設(shè)計(jì)時(shí)，均融入系統(tǒng)化的概念，使得單顆芯片可以具備有多種功能，以節(jié)省配置在電子產(chǎn)品中的芯片數(shù)目。另外，就電子封裝技術(shù)而言，為了配合輕、薄、短、小的設(shè)計(jì)趨勢(shì)，亦發(fā)展出諸如多芯片模塊(multi-chip?module；MCM)的封裝設(shè)計(jì)概念、芯片尺寸構(gòu)裝(chip?scale?package；CSP)的封裝設(shè)計(jì)概念及芯片堆迭式封裝結(jié)構(gòu)的封裝設(shè)計(jì)的概念等。

堆迭式封裝結(jié)構(gòu)一般是指將一晶粒配置于另一晶粒上，其基本目的是要增加密度以在每單位空間中產(chǎn)生更大的功能性，以及更好的區(qū)域性效能，因此可降低整個(gè)堆迭式封裝結(jié)構(gòu)的總面積，同時(shí)也降低其成本。

一般晶粒相對(duì)表面的接點(diǎn)是經(jīng)由硅穿孔結(jié)構(gòu)(through?silicon?via)來(lái)達(dá)成。然而，硅穿孔結(jié)構(gòu)的制造方法復(fù)雜且成本高，且其形成也容易讓晶粒受到額外的力量而造成損壞，因此降低晶粒的良率。

發(fā)明內(nèi)容

本發(fā)明有關(guān)于一種堆迭式封裝結(jié)構(gòu)及其制造方法。制造方法簡(jiǎn)單、成本低。

根據(jù)本發(fā)明的一方案，提出一種堆迭式封裝結(jié)構(gòu)，包括一第一晶粒、一第二晶粒、一第一線路層、一第二線路層、一第三線路層與數(shù)個(gè)導(dǎo)電連接元件。第一晶粒與第二晶粒各具有一第一表面、一第二表面與一邊緣表面，第一表面是相對(duì)于第二表面，邊緣表面介于第一表面與第二表面之間。第一晶粒的第二表面面對(duì)第二晶粒的第一表面。第一線路層包含多個(gè)線路，位于第一晶粒的第一表面。第二線路層包含多個(gè)線路，位于第一晶粒的第二表面。第一線路層的線路中至少一個(gè)經(jīng)由第一晶粒的邊緣表面與第二線路層的線路中至少一個(gè)電性連結(jié)。第三線路層包含多個(gè)線路，位于第二晶粒的第一表面。導(dǎo)電連接元件包含導(dǎo)電部及/或焊料部。導(dǎo)電連接元件物理連接并電性連接于第一晶粒上的第二線路層與第二晶粒上的第三線路層。

根據(jù)本發(fā)明的另一方案，提出一種堆迭式封裝結(jié)構(gòu)，包括一第一晶粒、一第二晶粒、一第一線路層、一第二線路層、一第三線路層、一第四線路層與數(shù)個(gè)導(dǎo)電連接元件。第一晶粒與第二晶粒各具有一第一表面、一第二表面與一邊緣表面，第一表面是相對(duì)于第二表面，邊緣表面介于第一表面與第二表面之間。第一晶粒的第二表面面對(duì)第二晶粒的第一表面。第一線路層包含多個(gè)線路，位于第一晶粒的第一表面。第二線路層包含多個(gè)線路，位于第一晶粒的第二表面。第一線路層的線路中至少一個(gè)經(jīng)由第一晶粒的邊緣表面與第二線路層的線路中至少一個(gè)電性連結(jié)。第三線路層包含多個(gè)線路，位于第二晶粒的第一表面。第四線路層包含多個(gè)線路，位于第二晶粒的第二表面。第三線路層的線路中至少一個(gè)經(jīng)由第二晶粒的邊緣表面與第四線路層的線路至少一個(gè)電性連結(jié)。導(dǎo)電連接元件包含導(dǎo)電部及/或焊料部。導(dǎo)電連接元件物理連接并電性連接于第一晶粒上的第二線路層與第二晶粒上的第三線路層。

根據(jù)本發(fā)明的一另方案，提出一種堆迭式封裝結(jié)構(gòu)的制造方法，包括以下步驟。提供第一晶粒及第二晶粒。第一晶粒與第二晶粒各具有一第一表面、一第二表面與一邊緣表面，第一表面是相對(duì)于第二表面，邊緣表面介于第一表面與第二表面之間。形成數(shù)個(gè)導(dǎo)電連接元件于第一晶粒的第一表面、第二表面與邊緣表面上。導(dǎo)電連接元件包括焊料部。使焊料部物理連接并電性連接于第二晶粒的第一表面上的元件。

根據(jù)本發(fā)明的又另一方案，提出一種堆迭式封裝結(jié)構(gòu)，包括一第一晶粒、一第二晶粒、一第一線路層、一第二線路層、一第三線路層、與數(shù)個(gè)導(dǎo)電凸起連接件。第一晶粒與第二晶粒各具有一第一表面、一第二表面與一邊緣表面，第一表面是相對(duì)于第二表面，邊緣表面介于第一表面與第二表面之間。第一晶粒的第一表面是面向第二晶粒的第二表面。第一線路層包含多個(gè)線路，位于第一晶粒的第一表面。第二線路層包含多個(gè)線路，位于第一晶粒的第二表面。第一線路層的線路的至少一個(gè)經(jīng)由第一晶粒的邊緣表面與第二線路層的線路的至少一個(gè)電性連結(jié)。第三線路層包含多個(gè)線路，位于第二晶粒的第一表面。導(dǎo)電凸起連接件包含導(dǎo)電部及焊料部，物理連接并電性連接第一晶粒上的第二線路層與第二晶粒上的第三線路層。