[發(fā)明專利]移位寄存器單元及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)裝置與顯示裝置

有效

• 申請?zhí)枺?/td>: 201310108110.5
• 申請日: 2013-03-29
• 公開（公告）號: CN103236272A
• 公開（公告）日: 2013-08-07
• 發(fā)明（設(shè)計(jì)）人: 青海剛;祁小敬
• 申請（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司;成都京東方光電科技有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/20
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;安利霞

1.一種移位寄存器單元，其特征在于，包括信號輸入單元、鎖存單元、下拉單元、信號輸出單元，其中：

信號輸入單元，用于在輸入信號和復(fù)位信號的控制下，將第一電平信號或第二電平信號輸出給鎖存單元的第一端；

鎖存單元，用于鎖存所述信號輸入單元輸入的信號，并將鎖存處理信號輸出給下拉單元；

下拉單元，用于在所述鎖存處理信號的控制下，將第一電平信號或下拉信號輸出給信號輸出單元；

信號輸出單元，用于接收所述下拉單元發(fā)送的信號，進(jìn)行反向處理作為輸出信號，以及輸出與輸出信號反相的信號。

2.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述信號輸入單元包括：

第一薄膜晶體管T1和第二薄膜晶體管T2；

所述第一薄膜晶體管T1的源極與第一電平信號輸入端連接，第一薄膜晶體管T1的柵極與復(fù)位信號輸入端連接，第一薄膜晶體管T1的漏極與第二薄膜晶體管T2的漏極和鎖存單元的第一端A連接；

所述第二薄膜晶體管T2的柵極與輸入信號輸入端連接，所述第二薄膜晶體管T2的源極與所述第二電平信號輸入端連接。

3.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述鎖存單元包括：

第一反相器以及第二反相器，其中：

所述第一反相器的輸入端與所述信號輸入單元連接，所述第一反相器的輸出端與所述下拉單元連接；

所述第二反相器的輸入端與所述下拉單元連接，所述第二反相器的輸出端與所述信號輸入單元連接。

4.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述下拉單元包括：

第四薄膜晶體管T4和第五薄膜晶體管T5；

所述第四薄膜晶體管T4的漏極分別與所述第五薄膜晶體管T5的漏極、信號輸出單元連接，所述第四薄膜晶體管T4的柵極分別與所述第五薄膜晶體管T5的柵極、鎖存單元的第二端連接，所述第四薄膜晶體管T4的源極與下拉信號連接；

所述第五薄膜晶體管T5的源極與所述信號輸出單元、第一電平信號輸入端連接。

5.如權(quán)利要求4所述的移位寄存器單元，其特征在于，所述下拉單元還包括第三薄膜晶體管T3；

所述第三薄膜晶體管T3的漏極與第四薄膜晶體管T4的源極連接，所述第三薄膜晶體管T3的柵極與時(shí)鐘信號輸入端連接，第三薄膜晶體管T3的源極與第二電平信號輸入端連接。

6.如權(quán)利要求4所述的移位寄存器單元，其特征在于，所述下拉單元還包括第三薄膜晶體管T3；

所述第三薄膜晶體管T3的漏極與柵極連接，并且與第四薄膜晶體管T4的源極連接，第三薄膜晶體管T3的源極與時(shí)鐘信號輸入端連接。

7.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述信號輸出單元包括：

第三反相器、第一信號輸出端以及第二信號輸出端；

所述第三反相器的信號輸入端分別與所述下拉單元、第二信號輸出端連接；

所述第三反相器的信號輸出端與所述第一信號輸出端連接。

8.如權(quán)利要求7所述的移位寄存器單元，其特征在于，所述信號輸出單元還包括第六薄膜晶體管T6；

所述第六薄膜晶體管T6的漏極與第三反相器的輸入端連接，第六薄膜晶體管T6的源極與第一電平信號連接，第六薄膜晶體管T6的柵極與第一信號輸出端連接。

9.一種移位寄存器單元的驅(qū)動(dòng)方法，其特征在于，包括：

在輸入階段，時(shí)序信號控制信號輸入單元導(dǎo)通并輸出低電平，鎖存單元在鎖存低電平的同時(shí)輸出高電平，下拉單元在所述鎖存單元輸出的高電平以及時(shí)序信號的控制下，使下拉節(jié)點(diǎn)處于高電平，信號輸出單元中的第一信號輸出端輸出低電平，使信號輸出單元中的第二信號輸出端輸出高電平；

在輸出階段，時(shí)序信號控制所述信號輸入單元截止，鎖存單元繼續(xù)輸出高電平，下拉單元在所述鎖存單元輸出的高電平以及時(shí)序信號的控制下，使下拉節(jié)點(diǎn)處于低電平，信號輸出單元中的第一信號輸出端輸出高電平，使信號輸出單元中的第二信號輸出端輸出低電平；

在復(fù)位階段，時(shí)序信號控制所述信號輸入單元導(dǎo)通并輸出高電平，鎖存單元在鎖存高電平的同時(shí)輸出低電平，下拉單元在所述鎖存單元輸出的低電平以及時(shí)序信號的控制下，使下拉節(jié)點(diǎn)處于高電平，信號輸出單元中的第一信號輸出端輸出低電平，使信號輸出單元中的第二信號輸出端輸出高電平。