[發明專利]一種通過并行總線擴展MDIO接口的裝置及其實現方法

有效

• 申請號: 201310106496.6
• 申請日: 2013-03-29
• 公開（公告）號: CN103226533A
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 高如正
• 申請（專利權）人: 福建星網銳捷通訊股份有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 福州市鼓樓區京華專利事務所(普通合伙) 35212
• 代理人: 宋連梅

【技術領域】

本發明屬于總線控制技術領域，具體是指一種通過并行總線擴展MDIO接口的裝置及其實現方法。

【背景技術】

在嵌入式以太網通訊中，帶有以太網MAC接口的微處理器（MPU）一般通過MDIO接口來管理外置的Switch，這種MPU大部分內置了MDIO管理接口，可以直接和外面的PHY的MDIO管理接口對接。對于本身不帶MDIO接口的MPU來說，就沒辦法管理和監控帶有MDIO接口的Switch芯片，而在某些應用中，這種MPU，也需要監控Switch的狀態，而沒有MDIO接口的MPU需要管理或者監控外部Switch的運行，用現有的技術是不能實現的。

有鑒于此，本發明人針對現有技術的缺陷深入研究，并有本案產生。

【發明內容】

本發明所要解決的技術問題在于提供一種通過并行總線擴展MDIO接口的裝置及其方法，使得沒有MDIO接口的MPU，也可以實現對外部Switch的業務的管理和狀態的監控。

本發明是這樣實現的：

一種通過并行總線擴展MDIO接口的裝置，其特征在于：包括MPU、CPLD、Switch；

所述MPU，為包含并行總線的MPU；

所述CPLD，為包含并行總線轉MDIO功能的可編程器件；

所述Switch，為包含MDIO管理接口的網絡轉發芯片，包含多個PHY設備；

所述CPLD與所述MPU通過并行總線連接，所述并行總線包含一組控制總線、一組地址總線、一組數據總線；

所述CPLD與所述Switch通過MDIO管理接口相連接。

所述CPLD包含并行總線模塊、MDIO接口模塊；其中所述并行總線模塊包括PHY地址寄存器、寄存器地址寄存器、讀數據寄存器、寫數據寄存器；所述MDIO接口模塊包含時鐘信號線和數據信號線，直接和Switch的MDIO接口相連；其中所述CPLD的并行總線模塊通過編程滿足MPU的總線時序，所述CPLD的MDIO接口模塊滿足MDIO管理接口的時序要求。

一種通過并行總線擴展MDIO接口的裝置的實現方法，包括：

MPU通過并行總線中的控制總線和地址總線，選中當前的CPLD設備，然后通過數據總線向CPLD內部的并行總線模塊中的寄存器，包括PHY地址寄存器和寄存器地址寄存器中寫入需要操作的Switch的PHY地址、寄存器地址和讀寫標志位；

如果此時MPU為讀操作，則CPLD的MDIO接口模塊根據CPLD并行總線模塊中的PHY地址、寄存器地址的值，模擬MDIO的時序，向外部的Switch設備發起讀指令，并接收Switch返回的數據，存入到CPLD內部并行總線模塊中的讀數據寄存器，CPLD的并行總線模塊接收到讀到的數據后，通知MPU來獲取讀到的數據，此時完成整個讀流程；

如果MPU需要對Switch進行寫操作，則首先發送Switch的PHY地址、寄存器地址和寫標志位，然后向CPLD內部并行總線模塊中的寫數據寄存器中寫入需要寫入到Switch寄存器中的值，完成以上步驟，并行總線模塊發送所有數據給MDIO接口模塊，由MDIO接口模塊按照MDIO的接口時序向Switch的寄存器中寫入數據，此時完成整個寫過程。

本發明的優點在于：本發明實現了任意包含并行總線的MPU通過CPLD的擴展實現對包含MDIO接口的Switch的管理和監控。管理Switch的項目中不需要選擇一定包含MDIO接口的MPU，擴大了MPU的選擇范圍，使得一些通用的低成本的MPU能很好的應用到整個系統中。

【附圖說明】

下面參照附圖結合實施例對本發明作進一步的描述。

圖1是本發明硬件連接示意圖。

圖2是本發明CPLD內部功能示意圖。

圖3是本發明方法流程示意圖。

【具體實施方式】

如圖1所示，本發明硬件連接示意圖。包括MPU、CPLD、Switch；所述MPU，為包含并行總線的MPU；所述CPLD，為包含并行總線轉MDIO功能的可編程器件；所述Switch，為包含MDIO管理接口的網絡轉發芯片；所述Switch內部包含多個PHY設備。所述CPLD與所述MPU通過并行總線連接，所述并行總線包含一組控制總線、一組地址總線、一組數據總線；所述CPLD與所述Switch通過MDIO管理接口相連接。