[發明專利]一種液晶顯示裝置及其驅動方法

有效

• 申請號: 201310102709.8
• 申請日: 2013-03-27
• 公開（公告）號: CN103198804A
• 公開（公告）日: 2013-07-10
• 發明（設計）人: 韓丙;朱江;羅時勲
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

技術領域

本發明涉及顯示技術領域，特別是涉及一種液晶顯示裝置及其驅動方法。

背景技術

請參閱圖1，圖1是現有技術中輸入同一行像素單元的掃描驅動信號和數據驅動信號的波形圖。如圖1所示，在薄膜晶體管液晶顯示裝置（Thin?Film?Transistor-Liquid?Crystal?Display，TFT-LCD）中，掃描線用于傳輸掃描驅動信號Gate到薄膜晶體管中，以打開薄膜晶體管，數據線用于在薄膜晶體管打開時傳輸數據驅動信號Data到像素單元Pix，以向像素單元Pix充電，從而控制像素單元Pix的顯示。其中，像素單元Pix分別顯示顏色R（紅色，Red）、G（綠色，Green）以及B（藍色，Blue）。

現有技術的液晶顯示裝置中，掃描驅動信號Gate由于電阻和電容的影響，使得由低電位變化到高電位時產生延遲現象。如圖1所示，后輸入的掃描驅動信號Gate的波形較前一個輸入的掃描驅動信號Gate的波形完美，從而導致如圖1所示的輸入到顏色R的像素單元Pix的數據信號Data的波形較輸入到顏色G的像素單元Pix的數據信號Data的波形完美，故輸入到顏色R的像素單元Pix的電壓較高。因此，導致在混色畫面下顏色R和顏色G顯示不均勻，其中，顏色R會凸顯的現象，嚴重影響TFT-LCD的顯示品質。

發明內容

本發明主要解決的技術問題是提供一種液晶顯示裝置及其驅動方法，能夠降低傳輸到像素電極的電壓差異，消除色偏現象，從而提高液晶顯示裝置的顯示品質。

為解決上述技術問題，本發明采用的一個技術方案是：提供一種液晶顯示裝置，該液晶顯示裝置包括：像素單元；數據線，用于傳輸數據驅動信號至像素單元；掃描驅動器，用于產生掃描驅動信號；削角電路，與掃描驅動器連接，削角電路對掃描驅動信號的上升沿進行削角；掃描線，用于將削角后的掃描驅動信號傳輸至像素單元。

其中，像素單元包括薄膜晶體管和像素電極，薄膜晶體管包括柵極、源極和漏極，像素電極連接漏極，掃描線連接柵極，以將削角后的掃描驅動信號傳輸至柵極，進而控制薄膜晶體管導通，數據線連接源極，以在薄膜晶體管導通時經源極傳輸數據驅動信號至像素電極。

其中，削角后的掃描驅動信號的上升沿至少傾斜成一第一傾斜部。

其中，第一傾斜部從第一電平傾斜上升至掃描驅動信號的高電平，第一電平位于掃描驅動信號的高電平和掃描驅動信號的低電平之間。

其中，削角電路進一步對掃描驅動信號的下降沿進行削角。

其中，削角后的掃描驅動信號的下降沿至少傾斜成一第二傾斜部。

其中，第二傾斜部從第二電平傾斜下降至掃描驅動信號的低電平，第二電平位于掃描驅動信號的高電平和掃描驅動信號的低電平之間。

其中，削角電路包括第一N型MOS管、第二N型MOS管、P型MOS管、第一電阻、第二電阻、第三電阻、RC電路以及第一電容，其中，第一N型MOS管的柵極接收掃描驅動信號，第一N型MOS管的源極接地，第一N型MOS管的漏極經第一電阻和第二電阻連接P型MOS管的源極，并接收基準電壓信號，P型MOS管的柵極連接于第一電阻和第二電阻之間，P型MOS管的漏極連接掃描線，第二N型MOS管的源極接地，第二N型MOS管的柵極連接掃描驅動信號的反相信號，第二N型MOS管的漏極經第三電阻連接至P型MOS管的漏極，RC電路的第一端和第一電容的第一端連接于P型MOS管的漏極與第三電阻的連接節點與掃描線之間，RC電路的第二端和第一電容的第二端接地。

其中，RC電路包括串聯設置第二電容和第四電阻，并通過第四電阻的電阻值控制第一傾斜部的電壓跨度，通過第二電容的電容值控制第一傾斜部的時間跨度。

為解決上述技術問題，本發明采用的另一個技術方案是：提供一種液晶顯示裝置的驅動方法，該驅動方法包括：提供掃描驅動信號；對掃描驅動信號的上升沿進行削角；將削角后的掃描驅動信號傳輸至掃描線。

本發明的有益效果是：區別于現有技術的情況，本發明的液晶顯示裝置通過用削角電路對掃描驅動信號的上升沿進行削角，然后利用掃描線將削角后的掃描驅動信號傳輸至像素單元，使得輸入每個像素單元中的數據驅動信號的電壓相近或相等，保證了每個像素單元顯示的顏色的亮度相近或相同，從而減小了色偏現象，提高了顯示裝置的顯示品質。

附圖說明

圖1是現有技術中輸入同一行像素單元的掃描驅動信號和數據驅動信號的波形圖；

圖2是本發明第一實施例的一種液晶顯示裝置的結構示意圖；

圖3是本發明的削角電路的電路圖；