[發明專利]一種基于FPGA的傳感器網絡SoC原型驗證平臺

無效

• 申請號: 201310102586.8
• 申請日: 2013-03-26
• 公開（公告）號: CN103235749A
• 公開（公告）日: 2013-08-07
• 發明（設計）人: 虞致國;顧曉峰;胡崢;張建國;邵宇;王曉澗
• 申請（專利權）人: 江南大學
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于集成電路技術領域，涉及一種傳感器網絡SoC的原型驗證平臺，具體涉及一種基于FPGA的傳感器網絡SoC的可重用驗證平臺。

背景技術

隨著集成電路設計技術的發展，目前已經進入系統芯片設計時代。系統芯片，也稱為SoC(System-on-Chip)，是從整個系統的功能和性能出發，用軟硬件的設計和驗證方法，利用IP復用，在一個芯片上實現復雜的功能。

在SoC的設計過程中，驗證為極其重要的步驟，其目的是要保證設計數據和設計規范的一致性。功能驗證在集成電路設計過程中要占50-80％的工作量?；谠万炞C平臺的SoC驗證是一種主流的驗證方法之一。芯片原型可以采用軟原型或者虛擬原型，即將待驗證的設計對象采用軟件的形式進行表示。這種方法的仿真程度很高，但由于SoC硬件模塊數目眾多、內嵌軟件復雜，基于軟原型或虛擬原型的驗證會變得十分緩慢，而且調試軟件極不方便。隨著FPGA技術的快速發展，其速度、規模不斷增大，成本不斷降低，使得以其為硬件載體進行芯片原型驗證成為一種重要方法。從而在系統芯片開發前期，利用FPGA提供一個可盡早仿真、驗證系統芯片的平臺，以實時的方式運行協同設計所產生的軟硬件代碼，盡早的發現系統集成過程中的問題，從而達到加快芯片的開發速度、提供成功率的目的。

隨著嵌入式系統、無線通信、網絡等技術的快速發展，具有感知、計算和無線網絡通信能力的傳感器以及由其構成的無線傳感器網絡引起了人們的極大關注，低成本、小型化的無線傳感器網絡SoC需求也越來越迫切。

ARM7核是ARM公司的一個成熟的IP核，基于該IP核的SoC具有穩定性高，開發能力強等優點。為了加快基于ARM7核的無線傳感器網絡SoC的設計速度，提高設計成功率，迫切需要傳感器網絡SoC的原型驗證平臺。

發明內容

本發明鑒于基于軟原型或者虛擬原型的SoC驗證速度慢，同時鑒于ARM7核的廣泛應用，提供了一種面向ARM7的、基于FPGA的傳感器網絡SoC的原型驗證平臺，為提高傳感器網絡SoC流片成功率，加快傳感器網絡SoC的開發，降低傳感器網絡SoC應用系統的開發成本提供可能。

本發明通過如下技術方案實現：

提供一種基于FPGA的傳感器網絡SoC原型驗證平臺，包括PC上位機、FPGA母板和可插拔式子板；FPGA母板和PC上位機連接；所述FPGA板設有子板接口、FPGA芯片、ARM7測試芯片及其他外圍電路；所述子板接口包括ADC子板接口、無線收發子板接口、模擬傳感器接口、智能傳感器接口，擴展接口；所述可插拔式子板包括多通道ADC子板、無線收發子板、模擬傳感器接口子板、智能傳感器接口子板；所述多通道ADC子板插在ADC子板接口內、無線收發子板插在無線收發子板接口內、模擬傳感器數據子板插在模擬傳感器接口內，智能傳感器數據子板插在智能傳感器接口內。

所述FPGA母板核心功能是模擬傳感器網絡SoC芯片的邏輯模型，對傳感器網絡SoC原型進行診斷調試，并為各個子板的互連互通提供豐富的資源接口。

所述無線收發子板用于模擬、驗證傳感器網絡SoC的無線收發模塊，包括無線ZigBee收發芯片、時鐘電路、天線，電源電路。

所述模擬傳感器接口子板用于模擬、驗證傳感器網絡SoC的模擬傳感器接口，能兼容多種模擬傳感器的數據接入，采用I/V變換、放大、濾波等調理電路將傳感器輸入的模擬信號做相應的變換，并傳遞給多通道ADC子板進行數模轉換。

所述智能傳感器接口子板用于模擬、驗證傳感器網絡SoC的智能傳感器接口、能接入CAN接口、SPI接口、IIC接口以及UART接口的智能傳感器信號。

所述擴展接口用于原型驗證平臺的資源擴展及調試，FPGA母板上引出了大量的FPGA的I/O口用于功能擴展。

上述平臺的原型驗證平臺的驗證方法如下

1)模塊級驗證

驗證硬件平臺各個模塊的正確性，保證傳感器網絡SoC各個模塊工作正常、接口符合時序要求。

2)系統級驗證

通過加載編譯產生的內核文件到原型驗證系統的存儲器中，CPU就可以讀寫存儲器運行操作系統，進一步進行傳感器網絡SoC所有應用程序的原型驗證。

由于采用了上述的技術方案，本發明與現有技術相比，具有以下的優點和積極效果：本發明為采用母板加可插拔子板的傳感網SoC的原型驗證平臺，具有一定的靈活性、通用性。

附圖說明

圖1是本發明提供的一種基于FPGA的傳感器網絡SoC原型驗證平臺的硬件結構示意圖。